[发明专利]印刷电路板及其制造方法

说明书

技术领域

本发明涉及印刷电路板及其制造方法。

背景技术

在专利文献1中公开有一种具有宽度不同的通孔(through hole)的印刷电路板。大径通孔例如可用于电源或者接地，小径通孔例如可用于传送信号。

专利文献1：日本国专利申请公开2007-88202号公报

在专利文献1所述的印刷电路板中，难以同时向宽度不同的通孔中均匀地填充树脂或者导体。例如若在对于大径通孔来说较为理想的条件下进行填充，则小径通孔有可能被不完全地填充。

因此，一般考虑使电源用或者接地用的通孔直径与信号用的通孔直径相同。但是，若谋求极度的小径化，则可预想自身电感会上升。若自身电感变大，则通常阻抗会变大。而且，若电源用通孔的阻抗变大，则IC向晶体管供给电源有可能变慢。近年来，倾向于搭载在印刷电路板上的IC的驱动频率升高、晶体管从连通(ON)到下一次连通为止的时间变短，因此，若向晶体管供给电源不足，则晶体管有可能发生误工作。另外，在接地用的通孔的阻抗变大的情况下，电源电压的变动也变大，因此，会妨碍晶体管的断开(OFF)动作，晶体管有可能发生误工作。

发明内容

本发明的目的在于提供能够抑制由具有宽度大致相同的通孔引起的电特性降低的印刷电路板及其制造方法。

本发明的第1技术方案的印刷电路板包括：基板，其具有第1面以及位于与上述第1面相反的一侧的第2面，具有两个以上形成在第1贯通孔内的第1通孔导体；第1导体部，其形成于上述基板的上述第1面；第2导体部，其形成于上述基板的上述第2面的、与上述第1导体部相对的位置；上述第1导体部和上述第2导体部利用上述两个以上第1通孔导体相连接，上述第1通孔导体是电源用或者接地用的通孔导体。

本发明的第2技术方案的印刷电路板的制造方法包括以下步骤：准备具有第1面以及位于与上述第1面相反的一侧的第2面的基板；形成自上述第1面和上述第2面中的一个面朝向另一个面贯通的两个以上第1贯通孔；在上述第1贯通孔内形成电源用或者接地用的第1通孔导体；在上述基板的上述第1面和上述第2面形成利用上述第1通孔导体相连接的第1导体部和第2导体部；其中，上述第1导体部和上述第2导体部利用两个以上上述第1通孔导体相连接。

附图说明

图1是表示本发明的实施方式的印刷电路板的图。

图2A是表示第1通孔连接部的一例子的立体图。

图2B是图2A的俯视图。

图3A是表示第1通孔连接部的另一例子的立体图。

图3B是图3A的俯视图。

图4A是表示第2通孔连接部的一例子的立体图。

图4B是图4A的俯视图。

图5是表示第1通孔导体的配置与加强材料的取向方向之间的关系的图。

图6是表示第1导体部和第2导体部中的导通导体的连接部分位置的图。

图7是表示与阻抗相关的模拟结果的曲线图。

图8是用于说明准备两面镀铜膜叠层板的工序的图。

图9是用于说明形成第1贯通孔和第2贯通孔的工序的图。

图10是用于说明形成非电解镀膜的工序的图。

图11是用于说明形成电解镀膜的工序的图。

图12是用于说明将基板两面的导体膜形成图案的工序的图。

图13是用于说明在芯基板的两面形成绝缘层的工序的图。

图14是用于说明形成非电解镀膜的工序的图。

图15是用于说明形成电解镀膜的工序的图。

图16是用于说明对非电解镀膜进行蚀刻的工序的图。

图17是用于说明形成阻焊层的工序的图。

图18A是表示笔直形状的第1通孔导体的一例子的立体图。

图18B是表示笔直形状的第1通孔导体的另一例子的立体图。

图19是表示笔直形状的第2通孔导体的一例子的立体图。

图20是例示具有比第1开口、第2开口浅的孔的印刷电路板的图。

图21是例示加强材料嵌入到第1通孔导体和第2通孔导体内部的印刷电路板的图。

具体实施方式

下面，参照附图详细说明本发明的实施方式。另外，图中的箭头Z1、Z2分别是指与电路板的主面(表背面)的法线方向(或者芯基板的厚度方向)相当的电路板的层叠方向。另一方面，箭头X1、X2和箭头Y1、Y2分别是指与层叠方向正交的方向(与电路板的主面平行的方向)。电路板的主面是X-Y平面。另外，电路板的侧面是X-Z平面或者Y-Z平面。