[发明专利]包括功能性区域的基板结构和用于转移功能性区域的方法无效

专利信息
申请号: 201080040343.0 申请日: 2010-09-14
公开(公告)号: CN102576779A 公开(公告)日: 2012-07-11
发明(设计)人: 米原隆夫 申请(专利权)人: 佳能株式会社
主分类号: H01L33/00 分类号: H01L33/00;H01L21/68;B41J2/45
代理公司: 中国国际贸易促进委员会专利商标事务所 11038 代理人: 罗银燕
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 包括 功能 区域 板结 用于 转移 方法
【说明书】:

技术领域

本发明涉及用于转移功能性区域以制备半导体部件、半导体产品和半导体元件等的方法,并且涉及包括被分离成多个子区域的功能性区域的基板结构。可通过使用根据本发明的各方面的基板结构和用于转移功能性区域的方法,制备LED阵列、LED打印机头和LED打印机等。

背景技术

到目前为止,将经由牺牲层形成在GaAs基板上的构成发光二极管的层转移到硅基板上的技术已经是已知的。PTL 1公开了用于将构成发光二极管的层转移到硅基板上的技术。具体而言,对于经由牺牲层形成在GaAs基板上的构成发光二极管的层,根据发光区域形成被配置成使层分离的沟槽。牺牲层在沟槽的正下方被露出。干膜抗蚀剂与构成发光二极管的层接合。并且,由金属线形成的网格状(meshed)支撑部件与干膜抗蚀剂接合。抗蚀剂位于金属线正下方的部分以外的抗蚀剂部分被去除。牺牲层通过经由网格状支撑部件与蚀刻溶液接触而被蚀刻,由此使GaAs基板与得到的接合结构分离。在GaAs基板的分离之后,构成发光二极管的层与硅基板接合。由此,构成发光二极管的层被转移到硅基板上。

PTL 2公开了选自布置于基板上的多个半导体芯片中的至少一个半导体芯片被安装在另一基板上的技术。具体而言,在第一基板上制备具有包含元件的器件层的第一叠层体。在第二基板上制备具有分离层的第二叠层体。第一叠层体以器件层面向分离层的这样的方式与第二叠层体接合。以预定的图案分离所得到的包含器件层和分离层的叠层体,由此在第二基板上形成包含元件的多个芯片。选自所述芯片中的预定芯片在第三基板的预定位置处与第三基板接合。第二基板在分离层处与所述预定芯片分离,由此在第三基板上安装所述预定芯片。

引文列表

专利文献

PTL 1:美国专利No.6,913,985

PTL 2:日本专利公开No.2003-174041

发明内容

技术问题

在GaAs基板上制备例如包含由诸如GaAs的化合物半导体构成的发光层的LED阵列的情况下,由于GaAs基板与硅基板相比是非常昂贵的,因此需要有效地使用GaAs基板。并且,在GaAs基板的尺寸(例如,2英寸、4英寸或6英寸基板)与硅基板的尺寸(例如,4英寸、5英寸、6英寸、8英寸、12英寸或16英寸基板)不同的情况下,当在一次操作中转移整个基板时,LED阵列可转移到其上的区域是较小基板的区域。因此,为了有效地执行转移,两个基板受到需要等于较小基板的尺寸的同一尺寸的制约。

在执行如在PTL 1中公开的转移的情况下,GaAs半导体基板的只有与形成在目的地硅基板上的元件对应的部分是可有效使用的。位于元件之间的GaAs半导体基板的无元件部分不被使用并且被废弃。将参照附图进一步描述该问题。图22A示出形成在硅基板上的电路元件。图22B示出形成在GaAs基板上的发光层。在图22A和图22B中,附图标记11表示GaAs基板,附图标记12表示包含GaAs的发光层,附图标记13表示硅基板,并且附图标记14表示形成在硅基板上的电路元件。将发光层12转移到电路元件14上导致发光元件的完成。发光层12中的每一个被布置于电路元件14中的相应一个的一部分上,或者被布置为与电路元件中的相应一个相邻。例如,各发光层12具有约10mm*50μm的尺寸。同时,例如,各电路元件14具有约10mm*300μm的尺寸。因此,在发光层12在一次操作中被转移到电路元件14上的情况下,发光层12的布置和每个基板的发光层12的数量受限于电路元件14的布置。因此,GaAs基板11上的每单位面积的用作发光层12的部分的面积小。

同时,PTL 2公开了用于在一个基板上形成许多芯片并且选择性地安装芯片中的一部分的技术。根据该技术,在籽基板(源基板)上形成要转移的多个芯片。由此可以在一定的程度上有效地使用基板。但是,根据PTL 2中公开的技术,当选择性地安装芯片时,粘接剂被涂敷于要安装的芯片。这可导致以下的问题:当芯片的尺寸在长度或宽度上减小到例如几百微米或更小时,粘接剂可流出到要安装的芯片之外。如果粘接剂流出,那么不将被安装的芯片可被接合。这可导致有缺陷的安装,由此降低产量。因此,需要实现基板的更有效使用的方法。并且,为了不允许粘接剂流出到芯片之外,芯片尺寸的减小要求粘接层厚度的减小。在这种情况下,当执行接合时,在接合期间不将被安装的芯片可通过与安装基板接触而被破坏。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于佳能株式会社,未经佳能株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201080040343.0/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top