[发明专利]具有不依赖于输入信号工作循环变化的延迟的延迟锁定环

说明书

技术领域

所揭示的实施例涉及一种延迟锁定环(DLL)，所述延迟锁定环(DLL)使时钟信号延迟实质上恒定且不依赖于所述时钟信号的工作循环的变化的时间量。

背景技术

图1(现有技术)为延迟锁定环(DLL)1的图，所述延迟锁定环(DLL)1在输入引线2上接收传入时钟信号CKREF，且输出CKREF的三个经延迟版本。输出引线3上的信号OUT3/3为信号CKREF的相对于CKREF延迟可编程延迟时间的复本。输出引线4上的信号OUT2/3为信号CKREF的延迟了所述可编程延迟时间的三分之二的复本。输出引线5上的信号OUT1/3为信号CKREF的延迟了所述可编程延迟时间的三分之一的复本。可编程延迟时间是由对电容器6充电的电流IUP与使电容器6放电的电流IDN的比率来确定。可编程电流源7确定上电流IUP的量值。可编程电流源8确定下电流IDN的量值。电容器6上的电压信号由电路9滤波且转换成控制电流IFILT。在此实例中的控制电流IFILT为反相器链10的供应电流。反相器链10使信号CKREF延迟，藉此产生输出信号OUT1/3、OUT2/3及OUT3/3。供应电流IFILT越大，延迟越小。供应电流IFILT越小，延迟越大。涉及“或非”(NOR)门11的反馈控制环控制经由反相器链10的延迟，使得每一循环供应到电容器6的电荷等于每一循环从电容器6汲取的电荷。

图2(现有技术)为说明DLL 1的操作的波形图。波形12说明在CKREF具有50/50工作循环时DLL 1的操作。波形13说明在CKREF具有45/55工作循环时DLL 1的操作。波形14说明在CKREF具有55/45工作循环时DLL 1的操作。电容器6上的电压在NOR门11输出数字逻辑低的时间期间增大，且电容器6上的电压在NOR门11输出数字逻辑高的时间期间减小。控制环调整反相器链10的延迟，使得充电电荷(对电容器6充电)在每一循环期间等于放电电荷(使电容器6放电)。因此，如果固定频率信号CKREF的工作循环固定于50/50，那么所述延迟固定，且视需要由上电流IUP与下电流IDN的比率来确定。DLL 1因此可用以产生CKREF的经延迟版本，其中延迟量可通过设定IUP电流与IDN电流的比率来编程。然而，CKREF的工作循环的改变可导致延迟时间的改变，即使CKREF的频率保持恒定且即使IUP与IDN的比率保持恒定也是如此。

图3(现有技术)为展示CKREF与OUT3/3之间的延迟时间如何依据CKREF的工作循环而改变的曲线图。

发明内容

延迟锁定环(DLL)接收第一信号(例如，传入时钟信号CKREF)，且使用延迟线产生第二信号(例如，延迟时钟信号OUT3/3)。所述第二信号为所述第一信号的经延迟版本。所述第二信号相对于所述第一信号延迟了“延迟时间”。所述延迟时间无关于所述第一信号的工作循环的可能改变而实质上保持恒定。所述DLL具有通用性且可具有许多用途，例如，用于控制将数据信号驱动到串行总线导体上的多级驱动器的启用。

在第一实施例中，所述DLL包括电容器。在所述第一信号的第一边缘的时间开始，以第一速率对所述电容器充电，且持续直到所述第二信号的边缘的时间为止。接着，在所述第二信号的所述边缘的所述时间开始，以第二速率使所述电容器放电。以此方式使所述电容器放电，直到所述第一信号的第二边缘的时间为止。在一个实例中，所述第一信号的第一及第二边缘是所述第一信号的脉冲的上升及下降边缘。所述DLL的控制环控制经由所述延迟线的“延迟时间”，使得在所述第一信号的每一周期期间，对所述电容器充电的量等于使所述电容器放电的量。通过编程所述第一速率(电容器充电速率)与所述第二速率(电容器放电速率)的比率，可设定所述延迟时间。所述DLL相对于所述第一信号的所述工作循环的改变而按比例地自动改变所述第一速率，使得经由所述延迟线的所述延迟时间实质上保持恒定，且不依赖于所述第一信号的所述工作循环的改变。