[发明专利]半导体装置

说明书

技术领域

所公开的发明涉及一种利用半导体元件的半导体装置及制造该半导体装置的方法。

背景技术

利用半导体元件的存储装置可以粗分为两类：当电力供给停止时存储数据丢失的易失性装置，和即使当没有电力供给时也保持存储数据的非易失性装置。

易失性存储装置的典型例子为DRAM(动态随机存取存储器)。DRAM以选择包括在存储元件中的晶体管并将电荷存储在电容器中的方式来存储信息。

根据上述原理，当从DRAM读出数据时，电容器中的电荷丢失；由此，每次读出数据，就需要再次进行写入操作。另外，因为包括在存储元件中的晶体管具有漏电流，且即使当未选择晶体管时电荷也流入或流出电容器，所以数据的保持时间短。为此，需要按预定的间隔再次进行写入操作(刷新操作)，且难以充分降低功耗。另外，因为当停止电力供给时存储的数据就丢失，所以需要利用磁性材料或光学材料的另一存储装置以长时间地保持数据。

易失性存储装置的另一例子为SRAM(静态随机存取存储器)。SRAM通过使用触发器等电路来保持存储的数据，且由此不需要进行刷新操作。这意味着：SRAM比DRAM具有优势。但是，因为使用触发器等电路，所以存储容量的单价变高了。另外，与在DRAM中相同，当电力供给停止时在SRAM中的存储数据就丢失了。

非易失性存储装置的典型例子为快闪存储器。快闪存储器包括在晶体管中的栅电极和沟道形成区域之间的浮动栅极，并通过使电荷保持在该浮动栅极中而存储数据。因此，快闪存储器具有这样的优势，即，其数据保持时间极长(几乎永久)，且不需要进行在易失性存储装置中需要的刷新操作(例如，参照专利文献1)。

但是，由在进行写入时产生的隧道电流而引起包括在存储元件内的栅极绝缘层的退化，因此在预定次数的写入操作之后，所述存储元件停止其功能。为了减小该问题的不利影响，例如，使用使各存储元件的写入操作的次数均匀的方法。但是，为了实现该方法，需要复杂的外围电路。另外，使用上述方法也不能解决使用寿命的根本问题。也就是说，快闪存储器不适合数据被频繁重写的场合。

另外，为了使电荷保持在浮动栅极或者去除该电荷，需要高电压。再者，电荷的保持或去除需要相对较长的时间，且要实现以更高的速度写入和擦除是不容易的。

专利文献1：日本公开的专利申请第S57-105889号

发明内容

鉴于上述问题，本文所公开的发明的一个实施方式的目的就是提供一种具有新颖结构的半导体装置，在该结构中，即使当没有电力供给时也能够保持存储的数据，并且对写入次数也没有限制。

本发明的一个实施方式是具有使用氧化物半导体而形成的晶体管和使用除该氧化物半导体以外的材料而形成的晶体管的叠层结构的半导体装置。例如，可以采用如下结构。

根据本发明的一个实施方式，一种半导体装置包括：第一布线；第二布线；第三布线；第四布线；第五布线；以及在第一布线和第二布线之间并联连接的多个存储元件。多个存储元件之一包括：具有第一栅电极、第一源电极以及第一漏电极的第一晶体管；具有第二栅电极、第二源电极以及第二漏电极的第二晶体管；以及具有第三栅电极、第三源电极以及第三漏电极的第三晶体管。第一晶体管设置在包括半导体材料的衬底中。第二晶体管包括氧化物半导体层。第一栅电极与第二源电极和第二漏电极中的一方互相电连接。第一布线与第一源电极互相电连接。第一漏电极与第三源电极互相电连接。第二布线与第三漏电极互相电连接。第三布线与第二源电极和第二漏电极中的另一方互相电连接。第四布线与第二栅电极互相电连接。第五布线与第三栅电极互相电连接。

根据本发明的一个实施方式，一种半导体装置包括：第一布线；第二布线；第三布线；第四布线；第五布线；和在第一布线和第二布线之间并联连接的多个存储元件。多个存储元件之一包括：具有第一栅电极、第一源电极以及第一漏电极的第一晶体管；具有第二栅电极、第二源电极以及第二漏电极的第二晶体管；以及电容器。第一晶体管设置在包括半导体材料的衬底中。第二晶体管包括氧化物半导体层。第一栅电极、第二源电极和第二漏电极中的一方以及电容器的电极中的一方互相电连接。第一布线与第一源电极互相电连接。第二布线与第一漏电极互相电连接。第三布线与第二源电极和第二漏电极中的另一方互相电连接。第四布线与第二栅电极互相电连接。第五布线与电容器的电极中的另一方互相电连接。