[发明专利]读取处理单元的区域内存

说明书

技术领域

本发明是关于在计算系统中进行的计算运算。

背景技术

习知的计算系统包含多个硬件组件，例如中央处理单元(CPU)与制图处理单元(GPU)。CPU是整合计算系统其它装置运算的集成电路(IC)。GPU是用于进行例如制图处理任务的数据并行计算任务的集成电路。例如，GPU执行终端使用者应用需要的制图处理任务，例如视频游戏应用需要地的制图处理任务。

习知的计算系统也包含系统内存，例如随机存取内存(RAM)。典型地，CPU与GPU可各自存取系统内存。除了系统内存之外，GPU也可耦合至区域内存。

可惜的是CPU对于GPU区域内存的读取缓慢。特别是非缓存(uncached，UC)进行的读取，这是指读取的数据未被复制到区域缓存内存中。同样地，所有非缓存的读取是32或64位宽且串行化，这是指CPU一次仅发出一个读取请求，并且在发出另一个读取请求之前，等待数据从读取请求至返回数据。因此，习知CPU读取至GPU区域内存是缓慢的。

因此，需要能使第一处理单元(例如CPU)快速读取第二处理单元(例如GPU)区域内存的系统、设备与方法。

发明概述

本发明提供系统、设备与方法符合上述需求，提供快速读取处理单元的区域内存。例如，本发明的实施例提供计算器实施的方法，使得第一处理单元有效率读取第二处理单元的区域内存。根据所述计算器实施的方法，通过第一处理单元与第二处理单元之间的接口，传送对于第二处理单元的区域内存区段中一部分数据的请求。响应所述请求，接收来自所述区段的所有数据。所述计算器实施的方法可更包含将来自所述区段的数据储存在缓冲器中。可从所述缓冲器，服务后续对于所述区段中数据的请求。

本发明的另一实施例提供包含接口与缓冲器的处理单元。所述接口是用于(i)传送对于一处理单元的区域内存的区段中一部分数据的请求，以及(ii)响应所述请求，接收来自所述区段的所有数据。所述缓冲器是用于储存来自另一处理单元的区域内存的区段中的所述数据。在一范例中，从所述缓冲器服务对于所述区段中数据的后续请求。

本发明的另一实施例提供处理单元，包含接口与缓冲器。所述接口是用于(i)传送一处理单元的区域内存的区段中一部分数据的请求，以及(ii)响应所述请求，接收来自所述区段的所有数据。所述缓冲器是用于储存来自另一处理单元的区域内存的区段中的所述数据。在一范例中，从所述缓冲器服务对于所述区段中数据的后续请求。

本发明的另一实施例提供计算系统，包含第一处理单元与第二处理单元。所述第二处理单元耦合至区域内存。所述第一处理单元包含接口用于(i)传送对于所述第二处理单元的所述区域内存的区段中一部分数据的请求，以及(ii)响应所述请求，接收来自所述区段的所有所述数据。所述第一处理单元也可包含缓冲器，用于储存来自所述第二处理单元的所述区域内存的所述区段的所述数据。可从所述缓冲器服务对于所述区段中数据的后续请求。

图式与以下内容详细说明与发明的其它特征与优点以及本发明不同实施例的结构与操作。本发明并不受限于说明书中描述的特定实施例。本申请案中的实施例是仅用于说明本发明。在本申请案教导内容的基础上，其它的实施例对于熟知相关技艺的人士而言即为显而可知。

附图说明

本申请案的附随图式是说明书的一部分，与具体实施方式一同说明本发明，更用于解释本发明的原理，使得本领域技术人员能制造与使用本发明。

图1是根据本发明的实施例，说明第一处理单元用于读取第二处理单元的区域内存。

图2是根据本发明的实施例举例说明计算系统。

图3是根据本发明的实施例说明CPU与GPU的范例。

图4是流程图，根据本发明的实施例，说明撷取处理单元的区域内存中储存的数据的方法。

图5是流程图，根据本发明实施例，说明接收数据请求的方法范例。

根据具体实施方式与图式，可明白本发明的特征与优点，其中相同的参考特色辨识对应的组件。在图式中，相同的组件符号通常代表相同的、功能类似与/或结构类似的组件。

具体实施方式

I.概要