[发明专利]逻辑电路和半导体器件

权利要求书

1.一种逻辑电路，包括：

具有第一端子和第二端子的薄膜晶体管，

其中，所述第一端子和所述第二端子中的一个电连接到通过使所述薄膜晶体管截止而进入浮动状态的结点，以及

其中，所述薄膜晶体管的沟道形成区使用氢浓度为5×10¹⁹原子/cm³或更小的氧化物半导体来形成。

2.如权利要求1所述的逻辑电路，还包括电容器，

其中，所述电容器的一个端子电连接到所述结点。

3.如权利要求1所述的逻辑电路，

其中，所述氧化物半导体使用In-Ga-Zn-O基的氧化物半导体层来形成。

4.一种包括权利要求1所述的逻辑电路的半导体器件。

5.一种逻辑电路，包括：

第一薄膜晶体管，具有电连接到高电源电位线的第一端子；

第二薄膜晶体管，具有电连接到输入端子的栅极端子以及电连接到所述第一薄膜晶体管的栅极端子和第二端子的第一端子；

第三薄膜晶体管，具有电连接到脉冲信号线的栅极端子、电连接到所述第二薄膜晶体管的第二端子的第一端子以及电连接到低电源电位线的第二端子；以及

第四薄膜晶体管，具有电连接到所述脉冲信号线的栅极端子、电连接到所述第一薄膜晶体管的所述栅极端子和所述第二端子的第一端子以及电连接到输出端子的第二端子，

其中，所述第四薄膜晶体管的所述第二端子电连接到通过使所述第四薄膜晶体管截止而进入浮动状态的结点，以及

其中，所述第四薄膜晶体管的沟道形成区使用氢浓度为5×10¹⁹原子/cm³或更小的氧化物半导体来形成。

6.如权利要求5所述的逻辑电路，

其中，所述第一至第三薄膜晶体管的沟道形成区各使用氢浓度为5×10¹⁹原子/cm³或更小的氧化物半导体来形成。

7.如权利要求5所述的逻辑电路，还包括电容器，

其中，所述电容器的一个端子电连接到所述第四薄膜晶体管的所述第二端子和所述输出端子，以及

其中，所述电容器的另一个端子电连接到所述低电源电位线。

8.如权利要求5所述的逻辑电路，

其中，所述氧化物半导体使用In-Ga-Zn-O基的氧化物半导体层来形成。

9.一种包括权利要求5所述的逻辑电路的半导体器件。

10.一种逻辑电路，包括：

第一薄膜晶体管，具有电连接到高电源电位线的第一端子；

第二薄膜晶体管，具有电连接到脉冲信号线的栅极端子以及电连接到所述第一薄膜晶体管的栅极端子和第二端子的第一端子；

第三薄膜晶体管，具有电连接到输入端子的栅极端子、电连接到所述第二薄膜晶体管的第二端子的第一端子以及电连接到低电源电位线的第二端子；以及

第四薄膜晶体管，具有电连接到所述脉冲信号线的栅极端子、电连接到所述第二薄膜晶体管的所述第二端子和所述第三薄膜晶体管的所述第一端子的第一端子以及电连接到输出端子的第二端子，

其中，所述第四薄膜晶体管的所述第二端子电连接到通过使所述第四薄膜晶体管截止而进入浮动状态的结点，以及

其中，所述第四薄膜晶体管的沟道形成区使用氢浓度为5×10¹⁹原子/cm³或更小的氧化物半导体来形成。

11.如权利要求10所述的逻辑电路，

其中，所述第一至第三薄膜晶体管的沟道形成区各使用氢浓度为5×10¹⁹原子/cm³或更小的氧化物半导体来形成。

12.如权利要求10所述的逻辑电路，还包括电容器，

其中，所述电容器的一个端子电连接到所述第四薄膜晶体管的所述第二端子和所述输出端子，以及

其中，所述电容器的另一个端子电连接到所述低电源电位线。

13.如权利要求10所述的逻辑电路，

其中，所述氧化物半导体使用In-Ga-Zn-O基的氧化物半导体层来形成。

14.一种包括权利要求10所述的逻辑电路的半导体器件。