[发明专利]用于在半导体裸片中缓解应力的布线层

权利要求书

1.半导体裸片，包括：

i)在半导体晶片的一个表面上形成的集成电路；

ii)与所述集成电路互连的多个输入-输出(I/O)焊盘；

iii)布线层，其包括：在所述一个表面上形成的介电层；以及在所述介电层上形成的多个导电轨迹，所述导电轨迹的每一个在所述I/O焊盘中的一个和形成于所述介电层上的多个突起焊盘中的一个之间延伸；

iv)多个下方突起金属喷镀(UBM)，每一个都包括用于附着多个焊料突起中各自的一个的顶表面；以及小于所述顶表面、在物理上与所述多个突起焊盘中各自的一个物理接触的底部接触表面；

其中所述导电轨迹中的至少一些在所述UBM的所述顶表面的下方经过紧邻的所述突起焊盘而不接触所述突起焊盘以机械加固紧邻所述UBM的所述布线层。

2.如权利要求1所述的半导体裸片，其中所述布线层包括多层导电轨迹，每一层所述导电轨迹与所述多层导电轨迹中的另一层被至少一个介电层分隔。

3.如权利要求1所述的半导体裸片，其中所述导电轨迹中的所述至少一些吸收来自所述焊料突起中的对应的由所述半导体裸片和连接所述焊料突起的衬底的热膨胀的系数的失配而导致的应力。

4.如权利要求1所述的半导体裸片，其中所述导电轨迹中的所述至少一些包括电源轨迹、接地轨迹和信号轨迹中的一个。

5.如权利要求1所述的半导体裸片，其中包含突起焊盘的圆形限制区域被定义为半径R_area大于或等于对应UBM的顶表面的平均半径R_UBM的圆形区域，除所包含的所述突起焊盘外的其区域的30％到100％被所述导电轨迹部分覆盖。

6.如权利要求1所述的半导体裸片，其中内切于所述突起焊盘的每一个中的圆的直径是大约50μm。

7.如权利要求6所述的半导体裸片，其中内切于所述UBM中的每一个的顶表面中的圆的直径是在80μm之间，且内切于所述UBM中的所述每一个的底部接触表面中的圆的直径是大约46μm。

8.如权利要求7所述的半导体裸片，其中所述导电轨迹中的每一个的宽度是大约12μm。

9.如权利要求1所述的半导体裸片，其中所述裸片利用覆晶附着技术被附着到所述衬底。

10.如权利要求1所述的半导体裸片，其中所述封装是下面中的一个：DRAM、SRAM、EEPROM、闪存、图形处理器、通用处理器和DSP。

11.半导体裸片，包括：

i)在一个表面上形成的至少一个集成电路，以及与所述至少一个集成电路连接的多个输入-输出(I/O)焊盘；

ii)布线层，其包括在所述裸片的所述表面上形成的介电层，以及在所述介电层上形成的多个导电轨迹，所述导电轨迹的每一个在所述I/O焊盘中的一个和形成于所述介电层上的多个突起焊盘中的一个之间延伸；以及

iii)在所述突起焊盘上形成的多个焊料突起，用于使所述集成电路与衬底电气互连；

其中所述突起焊盘中的至少一个被包含在具有大于或等于在每一个所述突起焊盘上形成的对应的下方突起金属喷镀(UBM)的顶表面的平均半径的半径的圆形限制区域内，所述导电轨迹中的至少一些穿过所述圆形限制区域而不接触所包含的突起焊盘，以机械加固紧邻所包含的所述突起焊盘的所述布线层。

12.如权利要求11所述的半导体裸片，其中包含在圆形限制区域内的所述至少一个突起焊盘的形状是六边形、八边形和多边形中的一种。

13.如权利要求11所述的半导体裸片，进一步包括在所述UBM顶上形成的焊料突起。

14.如权利要求13所述的半导体裸片，其中所述焊料突起中的一个被附着到所述UBM的所述顶表面，且所述UBM的小于所述顶表面的底部接触表面在物理上与所述至少一个突起焊盘联通。

15.用于半导体裸片的布线层，所述布线层包括：

i)用于利用下方突起金属喷镀(UBM)附着焊料突起的多个突起焊盘；

ii)使对应的所述突起焊盘与形成于裸片上的集成电路的多个输入-输出(I/O)焊盘互连的多个导电轨迹；

所述导电轨迹中的至少一个经过所述突起焊盘中的紧邻的一个，以机械加固紧邻所述UBM中的对应的一个的所述布线层。