[发明专利]层叠的半导体器件

说明书

技术领域

本公开在此涉及半导体器件，并且更具体而言涉及用于半导体器件的层叠配置和方法。

背景技术

半导体封装通常涉及以空间有效而又廉价的方式将半导体器件群组组装和电互连在一起。一种封装方法涉及层叠器件以减小所组装的系统的水平占用面积。常规的层叠方案通常依赖于信号重新分布层和/或接线键合资源以提供去往和来自每个器件的电通路。此外，常规的层叠布置通常忽略功率效率问题。

尽管常规的层叠方法对于它们针对的应用而言是有效的，但是仍然存在对功率和成本高效的层叠的裸片布置和方法的需求。本文描述的封装的半导体系统和方法的实施例满足这些需求。

附图说明

仅通过示例而非限制地在所附附图的各个图中图示本公开的各个实施例，并且在附图中，相似的参考标记指代类似的元素，并且其中：

图1图示了采用根据本文的公开的一个实施例的层叠器件的经封装的半导体系统的三维分解图；

图2图示了图1的层叠器件系统的二维部分侧视图，其中如同从顶部平面图一般示出了针对每个器件的焊盘和I/O电路；

图3图示了两个半导体器件的部分横截面图，其示出了在图1的系统中采用的所形成的过孔；

图4图示了用于偏移图1的层叠的半导体器件的对准技术的一般化顶部平面图；

图5图示了针对备选实施例的、与图1类似的三维分解视图；

图6示出了针对图5的备选实施例的、与图2类似的二维部分侧视图；

图7图示了在图5的层叠的半导体系统的一个实施例中使用的、用以初始化层叠的半导体器件中的一个或者多个半导体器件的串行总线的布线；以及

图8示出了采用点对点互连路径和多分支互连路径的存储器系统的一个实施例。

具体实施方式

本文描述了系统和方法的各个实施例，其中，层叠了采用硅通孔的多个半导体器件，以允许借助于在这些半导体器件的至少一个其他半导体器件中的硅通孔对这些半导体器件的至少一个半导体器件进行访问。硅通孔被设计并且器件对准成减小沿着给定过孔路径的输入/输出(I/O)载荷。通过减小在过孔路径上的I/O载荷，系统实现底部器件中的I/O电路与在多个器件的一个器件中的I/O电路之间的最佳的点对点连接。这继而改善了系统速度和功率效率。在一个实施例中，在多个半导体器件的每个器件中的硅通孔被布置成阵列。每个半导体器件具有两个相反的表面和在相反的表面的每一个中的对应的焊盘阵列。通过交错焊盘阵列之间的I/O电路并且将邻近的器件偏移至少一个焊盘位置来实现减小的I/O载荷。换言之，两个邻近的器件相对彼此至少偏移焊盘的两个邻近列之间的距离，从而使得在邻近的器件的第一个器件中的硅通孔阵列的第一列与在邻近的器件的另一个器件中的硅通孔阵列的第二列的相应的硅通孔对准，在邻近的器件的第一个器件中的硅通孔阵列的第二列与在邻近的器件的另一个器件中的硅通孔阵列的第三列的相应的硅通孔对准，等等。交错的I/O电路与邻近的器件之间的偏移的协作使耦合到每个过孔路径的I/O电路的数目最小化，从而导致过孔路径的减小的I/O载荷。备选地，通过直接向上层叠而无偏移来实现对准。在这种实施例中，I/O电路未交错，而是选择性地启用I/O电路来减小I/O载荷。

图1至图3图示了半导体裸片层叠100的一个具体实施例的相应的三维视图和二维视图，该半导体裸片层叠100促进了点对点互连，同时减小了功耗和成本。提供了多个半导体裸片102a-102d以用于层叠。半导体裸片102a-102d中的每个具有相反布置的第一表面304和第二表面306，形成在第一表面上的多个焊盘308，形成在第二表面上的多个焊盘308，以及将在第一表面上的相应的焊盘连接到在第二表面上的相应的焊盘的多个通孔302。焊盘和过孔被布置成相应的阵列，诸如在第一表面上的焊盘阵列104a-104d。焊盘阵列104a-104d包括I/O焊盘112(在放大的插图编号110中)以及非I/O焊盘，焊盘112是耦合到在同一裸片上的对应的I/O电路的焊盘，而非I/O焊盘是并未耦合到在同一裸片上的任何I/O电路的焊盘111。因此，在每个裸片中的通孔阵列将包括耦合到在同一半导体裸片上的相应的I/O电路的第一通孔群组，以及未耦合到在同一半导体裸片上的相应的I/O电路的第二通孔群组。