[发明专利]高驱动电流MOSFET

说明书

技术领域

本发明一般地涉及半导体器件，更具体地说，涉及半导体器件中的驱动电流修改。

背景技术

近10年来，芯片制造者通过小型化半导体器件使半导体器件更快速。而且，出现了许多提高半导体器件的电荷载流子迁移率的技术。应力线(stress-line)工程是能够影响半导体器件的性能以产生高沟道电流的一个方面。在一些实例中，可以通过提高器件缩放或通过降低沟道掺杂剂提高驱动电流或沟道电流。另外，可以减薄栅极介电层以及可以提高栅极介电层的介电常数。减少沟道掺杂以提高漏极电流典型导致不适合电源管理的高待机泄漏电流。另外，减薄栅极介电层和并入高K介电常数增加了工艺的复杂性和成本。

发明内容

在一个实施例中提供了一种半导体器件，该器件包括与半导体器件的漏极区域和衬底集成的双极晶体管。在一个实施例中，半导体器件包括位于具有第一导电性的衬底的沟道部分顶上的栅极结构。第二导电性的源极区域存在于所述衬底的所述沟道部分的第一末端。具有不同于第一导电性的第二导电性的漏极区域位于衬底的沟道部分的第二末端。漏极区域还包括第一导电性的掺杂区域，其中第一导电性的掺杂区域通过第二导电性的漏极区域的剩余部分与沟道区域隔离。与半导体器件的漏极区域集成的双极晶体管包括由第一导电性的掺杂区域提供的发射极、由第二导电性的所述漏极的剩余部分提供的基极以及由所述第一导电性的所述沟道提供的集电极。

另一方面，提供了一种半导体器件的制造方法，其中半导体器件的漏极侧包括在其中集成的双极晶体管。在一个实施例中，该方法包括，在具有第一导电性的阱的衬底的第一部分上形成栅极结构。在与其上存在所述栅极结构的衬底的第一部分邻近的所述衬底的部分中形成位于所述第一导电性的阱内的第二导电性的源极区域和第二导电性的漏极区域。在所述漏极区域中形成第二导电性的掺杂区域，以在半导体器件的漏极侧提供集成双极晶体管。所述集成双极晶体管包括集电极、基极以及发射极。所述集电极由所述第一导电性的阱提供，所述基极由第二导电性的漏极区域提供以及所述发射极由存在于所述漏极区域中的第二导电性的掺杂区域提供。

附图说明

结合附图，将更好的理解通过实例给出且不旨在限制本发明的详细描述，其中相似的标号表示相似的元件和部件，其中：

图1为示出了根据本发明的一个实施例的具有集成到半导体器件的漏极区域中的双极晶体管的半导体器件与衬底的侧面截面图；

图2为示出了根据本发明的一个实施例的在图1中示出的半导体器件的电路的示意图；

图3为示出了根据本发明的用于制造具有集成到器件的漏极区域中的双极晶体管的半导体器件的初始工艺步骤的一个实施例的侧面截面图，包括形成覆盖衬底中的第一导电性的阱区域的栅极结构；

图4为示出了根据本发明的一个实施例的向衬底注入掺杂剂以提供第二导电性的源极和漏极区域的侧面截面图；以及

图5为示出了根据本发明的一个实施例的在漏极区域中形成第二导电性的掺杂区域以在半导体器件的漏极侧提供集成双极晶体管的实施例的侧面截面图。

特定实施方式

这里将公开本发明的详细实施例；然而，应该明白，公开的实施例仅是可以各种形式特定化的本发明的示例。另外，关于本发明的各种实施例给出的每个实例旨在说明而不是限制。另外，附图不必按比例，可以放大一些特征以示出特定部件的细节。因此，这里公开的特定的结构和功能的细节不应被理解为限制，而是仅作为典型代表以教导本领域的技术人员变化地采用本发明。

本发明涉及例如场效应晶体管的半导体器件，该器件包括控制器件的输出电流的栅极结构，其中在一些实施例中，集成到半导体器件的漏极侧中的双极晶体管产生增加的漏极电流而没有依赖于器件缩放或减小沟道掺杂。当描述这里公开的结构和方法时，下面的术语具有下面的意义，除非有其它说明。

这里使用的“场效应晶体管(FET)”是单极半导体器件，其中多数载流子类型，即，电子或空穴，提供电荷流并且输出电流，即，源极-漏极电流，受栅极结构控制。场效应晶体管具有三个端子，即，栅极、源极和漏极。

“栅极结构”指一种通常用于通过电或磁场控制半导体器件的输出电流(即，沟道中的载流子的流动)的结构。

如这里所使用的，术语“沟道部分”是在栅极结构下并且在半导体器件的源极区域和漏极区域之间的衬底区域，在开启半导体器件时源极区域和漏极区域导通。