[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

包括氧化物半导体层的晶体管；以及

使用除氧化物半导体外的半导体材料所形成的逻辑电路，

其中所述晶体管的源电极和漏电极之一电连接到所述逻辑电路的至少一个输入，

其中至少一个输入信号通过所述晶体管施加到所述逻辑电路，并且

其中所述晶体管设置在所述逻辑电路上。

2.如权利要求1所述的半导体器件，其特征在于，所述晶体管的截止电流小于或等于1×10^-13A。

3.如权利要求1所述的半导体器件，其特征在于，所述氧化物半导体层中的氢浓度小于或等于5×10¹⁹原子/cm³。

4.一种半导体器件，包括：

包括第一栅电极、第一源电极和第一漏电极的第一晶体管；

包括第二栅电极、第二源电极和第二漏电极的第二晶体管；以及

包括第三栅电极、第三源电极和第三漏电极的第三晶体管，

其中所述第一晶体管和所述第二晶体管使用包含除氧化物半导体外的半导体材料的衬底来形成；

其中所述第三晶体管包括氧化物半导体层；

其中所述第一漏电极和所述第二漏电极彼此电连接；并且

其中所述第三源电极和所述第三漏电极之一、所述第一栅电极以及所述第二栅电极彼此电连接。

5.如权利要求4所述的半导体器件，其特征在于，还包括电连接到所述第三源电极和所述第三漏电极之一、所述第一栅电极以及所述第二栅电极的电容器。

6.如权利要求4所述的半导体器件，其特征在于，所述第一晶体管是p沟道晶体管，而所述第二晶体管是n沟道晶体管。

7.如权利要求4所述的半导体器件，其特征在于，

所述第三源电极和所述第三漏电极中的另一个电连接到信号输入布线；

所述第一漏电极和所述第二漏电极电连接到信号输出布线；

所述第三栅电极电连接到栅极信号输入布线；

所述第一源电极电连接到用于施加第一电位的布线；以及

所述第二源电极电连接到用于施加第二电位的布线。

8.如权利要求4所述的半导体器件，其特征在于，

所述第一晶体管包括：在包含除氧化物半导体外的半导体材料的所述衬底中形成的第一沟道形成区；设置成夹持所述第一沟道形成区的第一杂质区；所述第一沟道形成区上的第一栅绝缘层；所述第一栅绝缘层上的所述第一栅电极；以及电连接到所述第一杂质区的所述第一源电极和所述第一漏电极；并且

所述第二晶体管包括：在包含除氧化物半导体外的半导体材料的所述衬底中形成的第二沟道形成区；设置成夹持所述第二沟道形成区的第二杂质区；所述第二沟道形成区上的第二栅绝缘层；所述第二栅绝缘层上的所述第二栅电极；以及电连接到所述第二杂质区的所述第二源电极和所述第二漏电极。

9.如权利要求4所述的半导体器件，其特征在于，

所述第三晶体管包括：在包含除氧化物半导体外的半导体材料的所述衬底上的所述第三栅电极；所述第三栅电极上的第三栅绝缘层；所述第三栅绝缘层上的所述氧化物半导体层；以及电连接到所述氧化物半导体层的所述第三源电极和所述第三漏电极。

10.如权利要求4所述的半导体器件，其特征在于，所述第三晶体管的截止电流小于或等于1×10^-13A。

11.如权利要求4所述的半导体器件，其特征在于，包含除氧化物半导体外的半导体材料的所述衬底是单晶半导体衬底或SOI衬底。

12.如权利要求4所述的半导体器件，其特征在于，所述除氧化物半导体外的半导体材料是硅。

13.如权利要求4所述的半导体器件，其特征在于，所述氧化物半导体层包含In-Ga-Zn-O基氧化物半导体材料。

14.如权利要求4所述的半导体器件，其特征在于，所述氧化物半导体层包含In₂Ga₂ZnO₇晶体。

15.如权利要求4所述的半导体器件，其特征在于，所述氧化物半导体层中的氢浓度小于或等于5×10¹⁹原子/cm³。