[发明专利]支持低存储器单元电容的DRAM读出放大器

说明书

技术领域

本公开内容涉及存储器电路的设计。更具体而言，本公开内容涉及用于动态随机存取存储器(DRAM)的读出放大器的设计，其中读出放大器被设计成支持低存储器单元电容。

背景技术

随着DRAM器件上的特征尺寸持续减少，变得更难以维持现有存储器单元电容的水平。因而存储器单元电容可能减少。这意味着用来放大来自存储器单元的信号的读出放大器需要更灵敏以精确放大与这样的更低存储器单元电容关联的较小信号。

在生产更灵敏的读出放大器时的一个问题归因于在典型读出放大器中用来放大信号的n型场效应晶体管(NFET)之间的阈值电压失配。在典型读出放大器内，放大过程始于两个交叉耦合的NFET，这些NFET用来放大来自单元的信号。如果这两个NFET具有相同的阈值电压，则读出放大器可以读出任意小的信号。然而制造工艺变化通常引起在这些NFET的阈值电压之间的失配。该失配限制读出放大器的、精确读出与更低单元电容关联的更低信号幅度的能力。

附图说明

图1图示根据一些公开的实施例的读出放大器。

图2呈现根据一些公开的实施例的图，该图图示了存储器单元的保存时间如何依赖于用于关联读出放大器的阈值电压失配。

图3A呈现根据一些公开的实施例的图，该图图示了掺杂如何影响读出放大器中的NFET的阈值电压。

图3B呈现根据一些公开的实施例的图，该图图示了晶体管栅极材料的功函数电压如何影响泄漏电流和读出放大器性能；

图4A呈现根据一些公开的实施例的流程图，该流程图图示了另一读出放大器如何操作。

图4B呈现根据一些公开的实施例的表格，该表格图示最小所需阈值电压。

图4C图示根据一些公开的实施例的交叉耦合NFET的示例性配对。

图5A图示根据一些公开的实施例的用于在NFET上形成金属栅极的工艺中的第一步骤。

图5B图示根据一些公开的实施例的用于在NFET上形成金属栅极的工艺中的第二步骤。

图5C图示根据一些公开的实施例的用于在NFET上形成金属栅极的工艺中的第三步骤。

图5D图示根据一些公开的实施例的用于在NFET上形成金属栅极的工艺中的第四步骤。

图6图示根据一些公开的实施例的读出放大器的备选设计。

图7呈现根据一些公开的实施例的图6中所示读出放大器中的信号的时序图。

图8呈现根据一些公开的实施例的流程图，该流程图图示图6中所示的读出放大器如何操作。

具体实施方式

一些公开的实施例提供一种用于DRAM器件的改进的读出放大器。该改进的读出放大器使用轻度掺杂的NFET以提供在NFET之间的低阈值电压失配，这使得读出放大器能够读出来自具有更低单元电容的较小的存储器单元的信号。

该轻度掺杂的NFET的一个问题在于它们的阈值电压为负，这导致不可接受的高泄漏电流。一些公开的实施例通过将具有如下功函数的栅极材料用于NFET来应对这一问题，该功函数补偿轻度衬底掺杂所致的负阈值电压。使用这一新栅极材料导致更高的阈值电压，这显著减少了泄漏电流。

本公开内容也呈现其它一些实施例，这些实施例通过使用两个不同NFET配对来解决泄漏电流问题，这两个NFET配对包括轻度掺杂的读出配对(该读出配对初始地读出位线上的电压)和正常掺杂的锁存配对(在读出配对完成读出电压之后该锁存配对锁存位线上的电压)。读出配对具有相对高的泄漏电流，但是它仅在读出电压所需的短时间期间活跃。对照而言，锁存配对具有较少的泄漏电流并且活跃持续更长时间段。

在本公开中，首先描述使用不同栅极材料的实施例，然后描述利用两个不同NFET配对的实施例。

在读出放大器NFET中使用不同栅极材料

图1图示使用轻度掺杂的NFET的示例读出放大器，NFET具有的栅极材料补偿轻度掺杂的NFET的低阈值电压。更具体而言，图1包括在激活关联字线(WL)102时电耦合到位线(BL)110的存储器单元140。图1也包括补码位线(BLC)112，该补码位线输送位线上的信号的补码。在放大过程完成并且在BL 110和BLC 112上完全放大来自存储器单元140的信号之后，片选(CSL)信号122激活NFET 137-138以分别向信号线LDQT 124和LDQC 126上输出来自BL 110和BLC 112的值。