[发明专利]使用玻璃键合层制造半导体结构和器件的方法，和用所述方法形成的半导体结构和器件

说明书

相关申请的交叉引用

本申请要求2009年11月18日提交的美国临时专利申请序列号No.61/262,391和2009年12月15日提交的美国临时专利申请序列号No.61/286,680的权益，各个专利的公开以全文引用的方式并入本文。

技术领域

一般地，本发明涉及使用工程衬底制造半导体结构和器件的方法，涉及在制造半导体结构和器件的过程中形成的中间结构，涉及用于制造半导体结构和器件的工程衬底，并涉及使用工程衬底形成的半导体器件。

背景技术

包含一个或多个半导体材料层的衬底用于形成多种半导体结构和器件，包括例如集成电路（IC）（例如逻辑处理器和存储器件），辐射发射器件（例如发光二极管（LED），共振腔发光二级管（RCLED），和垂直腔表面发射激光器（VCSEL）），辐射吸收器件（例如光学传感器和太阳能电池）和开关/整流器件（例如功率电子器件）。所述器件可包括双极结型晶体管（BJT）、功率金属氧化物场效应晶体管（MOSFETS），半导体闸流管，肖特基二极管，结型场效应晶体管（JFET），绝缘栅双极型晶体管（IGBT）和PIN二极管。所述半导体器件通常以逐层方式（即平版印刷法）在半导体衬底上形成。

已用于半导体器件生产工业的大部分所述半导体衬底历来包含硅材料的薄盘或“晶片”。所述硅材料的晶片如下制造：首先形成大的通常为圆柱形的硅单晶锭，然后垂直于单晶锭的纵轴对该单晶锭进行切割以形成多个硅晶片。所述硅晶片可具有大约30厘米（30cm）或更大（大约12英寸（12in）或更大）的直径。尽管硅晶片通常具有数百微米（例如大约700微米）或更大的厚度，实际上只有硅晶片主要表面上的极薄的（例如小于大约300纳米（300nm））半导体材料层被用于形成硅晶片上的有源器件。

已经发现半导体器件的速度和功率效率可通过使实际上用于形成半导体器件的半导体材料部分与衬底的剩余块状半导体材料电绝缘而得以改善。此外，已经更普遍地发现，在包含一种或多种材料的基础衬底上提供用于形成半导体器件的半导体材料，允许半导体材料性能的“工程化（engineering）”。

因此，已经开发所谓的“工程衬底”（engineered substrate”），其可包含安置在一种或多种其它材料上的相对薄的半导体材料层（例如厚度小于大约300微米（300μm）的层），所述其它材料例如为介电材料（例如二氧化硅（SiO₂）），氮化硅（Si₃N₄），碳化硅（SiC），硅（Si）或氧化铝（Al₂O₃）。可选地，介电材料层可相对较薄（例如太薄，以至于不能用传统的半导体器件生产设备处理），且半导体材料安置于其上的一个或多个材料层（即基础衬底）可足够厚，从而能用生产设备处理工程衬底。

在本领域中已知各种工程衬底且可包含半导体材料，例如硅（Si）、锗（Ge），碳化硅（SiC），III-V型半导体材料，和II-VI型半导体材料。

例如，工程衬底可在基础衬底的表面上包含III-V型半导体材料的外延层，例如氧化铝（Al₂O₃）（其通常被称作“蓝宝石”）。使用所述工程衬底，可在III-V型半导体材料的外延层上方形成和加工（例如图案化（patterned））额外的材料层从而在工程衬底上形成一个或多个半导体器件。

当半导体材料层在升高的温度下在工程衬底上外延式生长时，可引发半导体材料层的晶格中的晶格应变。半导体材料中的应变的起因可以是工程衬底的下层材料的晶格与工程衬底的下层材料上形成的半导体材料的晶格之间的晶格参数失配（例如，下层材料具有一个或多个不同于半导体材料的晶格常数）。

此外，在升高的温度下外延式生长的过程中，由于各个相邻材料显示出的热膨胀系数（CTE）的差异，半导体材料的晶格中也可引发晶格应变。例如，如果下层工程衬底具有的平均CTE大于工程衬底上生长的半导体材料的平均CTE，半导体材料会以拉伸应变的状态生长。在半导体材料的生长过程，所述拉伸应变的状态会随着层厚度的增加而增加，并可能会最终导致在半导体层中形成缺陷。所述缺陷例如包括错位和裂缝。

发明内容

本发明的实施方案用于在具有降低的晶格应变的工程衬底上方提供半导体材料层，使得能够使用工程衬底形成相对厚的高品质半导体材料层。因此，本发明的实施方案用于提供改善的半导体器件。