[发明专利]具有纹理化沟道和栅极的平面型MOSFET

权利要求书

1.一种半导体器件，包含：

半导体衬底，其具有沟道区和形成于所述沟道区的相对侧上的相应的源极区和漏极区，所述沟道区包括至少一个孔隙；

形成于所述源极区和漏极区之间的半导体衬底上的栅极，所述栅极包括在所述至少一个孔隙中的相应孔隙中接收的至少一个引脚；以及

介于所述栅极和所述半导体衬底之间的介电层。

2.如权利要求1所述的半导体器件，其中，所述沟道区具有沟道长度，并且所述至少一个引脚包含平均以等于或小于所述沟道长度的一半的距离彼此分离的多个引脚。

3.如权利要求1所述的半导体器件，其中，所述至少一个引脚具有介于0.5至3.0的范围内的纵横比。

4.如权利要求1所述的半导体器件，其中，所述至少一个引脚包含形成六边形阵列的多个引脚。

5.如权利要求1所述的半导体器件，其中，在所述沟道中，所述衬底包括安置在第一松弛硅-锗层上的应变硅层。

6.如权利要求5所述的半导体器件，其中，在所述沟道中，所述应变硅层夹在所述第一松弛硅-锗层和第二松弛硅-锗层之间。

7.如权利要求5所述的半导体器件，其中，将所述应变硅添加到所述相应的源极区和漏极区。

8.如权利要求1所述的半导体器件，其中，所述介电层包括在所述至少一个孔隙之一内的第一部分和在所述至少一个孔隙外的第二部分，其中所述第一部分显著薄于所述第二部分。

9.如权利要求1所述的半导体器件，其中，所述至少一个引脚从所述半导体衬底的平坦表面延伸预定深度，所述半导体器件呈现至少部分基于所述预定深度的驱动强度。

10.如权利要求1所述的半导体器件，其中，所述至少一个引脚从所述半导体衬底的平坦表面延伸预定深度，所述半导体器件呈现至少部分基于所述预定深度的电容。

11.如权利要求1所述的半导体器件，其中，所述半导体衬底包含具有掩埋绝缘体层的绝缘体上硅，并且所述至少一个引脚从所述半导体衬底的平坦表面向下延伸以接触所述掩埋绝缘体层。

12.一种制造半导体器件的方法，所述方法包含：

对半导体衬底表面上的定义区域进行纹理化以形成至少一个孔隙；

在所述半导体衬底上形成栅极绝缘体层；

形成具有在所述至少一个孔隙中的相应孔隙中接收的至少一个引脚的栅极，所述栅极通过所述栅极绝缘体层与所述半导体衬底分离；以及

在所述栅极的相对侧上形成源极区和漏极区。

13.如权利要求12所述的方法，其中，所述至少一个孔隙各自具有亚光刻尺寸化开口。

14.如权利要求12所述的方法，其中，纹理化包含：

对导电层进行阳极氧化以形成具有孔隙图案的掩模；以及

形成对应于所述孔隙图案的至少一个孔隙。

15.如权利要求14所述的方法，其中，所述栅极结构由金属形成。

16.如权利要求15所述的方法，其中，所述定义区域包含具有沟道长度的沟道区，并且所述至少一个孔隙包含多个孔隙，所述多个孔隙具有等于或小于所述沟道长度的一半并至少部分基于阳极氧化电压的孔隙间距。

17.如权利要求12所述的方法，其中，所述定义区域包含通过下列步骤形成的沟道区：

将第一硅-锗层掩埋在所述衬底层中；以及

使所述掩埋的硅-锗层之上的硅层应变。

18.如权利要求17所述的方法，进一步包含：

在所述应变的硅层上方，将第二硅-锗层掩埋在所述衬底层中。

19.如权利要求12所述的方法，其中，所述绝缘体层具有不小于4纳米的厚度。

20.一种由以下方法制造的半导体器件，所述方法包含：

对半导体衬底的表面上的定义区域进行纹理化以形成至少一个孔隙；

在所述半导体衬底的暴露表面上形成栅极绝缘体层；

在所述至少一个孔隙中的相应孔隙中形成具有至少一个引脚的栅极结构，所述栅极结构通过所述栅极绝缘体层与所述半导体衬底分离；以及

在所述栅极结构的相对侧上形成源极区和漏极区。