[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，并且特别地涉及作为一种逻辑电路的触发器。

背景技术

近年来，电子电器被要求消耗更低的功率以减少环境的负荷。实现更低的功率消耗的一种方式是降低安装于电子电器上的集成电路（例如，LSI装置：大规模集成装置）的功率消耗。

集成电路包括作为一种逻辑电路的触发器（flip-flop）。触发器的实例不仅包括根据时钟信号的脉冲来获得数据的简单的触发器，而且包括具有复位（reset）端子的触发器、具有置位（set）端子的触发器以及具有复位端子和置位端子的触发器。这些触发器每个都具有拥有保持数据的功能的锁存电路（参见例如专利文献1）。此外，具有复位端子的触发器、具有置位端子的触发器以及具有复位端子和置位端子的触发器每个都另外具有NAND电路等。

[参考]

[专利文献1]美国专利No.4554467

发明内容

如上所述，触发器具有拥有保持数据的功能的锁存电路、NAND电路等。大量的晶体管被用来构成锁存电路或NAND电路，这使得难以降低功率消耗。

本发明的一种实施例是针对上述问题而给出的，并且其目的之一是提供具有降低的功率消耗的触发器。

本发明的一种实施例是一种半导体装置，包括第一晶体管、第二晶体管、第一反相器电路及第二反相器电路。反相时钟信号被输入第一晶体管的栅极。时钟信号被输入第二晶体管的栅极。第一晶体管的源极和漏极之一与第一布线电连接。第一晶体管的源极和漏极中的另一个与第一反相器电路的输入电连接。第一反相器电路的输出与第二晶体管的源极和漏极之一电连接。第二晶体管的源极和漏极中的另一个与第二反相器电路的输入电连接。第二反相器电路的输出与第二布线电连接。

本发明的一种实施例是一种半导体装置，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一反相器电路及第二反相器电路。反相时钟信号被输入第一晶体管的栅极。时钟信号被输入第二晶体管的栅极。复位信号被输入第三晶体管的栅极和第四晶体管的栅极。第一晶体管的源极和漏极之一与第一布线电连接。第一晶体管的源极和漏极中的另一个与第一反相器电路的输入电连接。第一反相器电路的输出与第二晶体管的源极和漏极之一电连接。第二晶体管的源极和漏极中的另一个与第二反相器电路的输入电连接。第二反相器电路的输出与第二布线电连接。第三晶体管的源极和漏极之一与第一反相器电路的输入电连接。第三晶体管的源极和漏极中的另一个与低压供电线路电连接。第四晶体管的源极和漏极之一与第二反相器电路的输入电连接。第四晶体管的源极和漏极中的另一个与高压供电线路电连接。

本发明的一种实施例是一种半导体装置，包括第一晶体管、第二晶体管、第五晶体管、第六晶体管、第一反相器电路及第二反相器电路。反相时钟信号被输入第一晶体管的栅极。时钟信号被输入第二晶体管的栅极。置位信号被输入第五晶体管的栅极和第六晶体管的栅极。第一晶体管的源极和漏极之一与第一布线电连接。第一晶体管的源极和漏极中的另一个与第一反相器电路的输入电连接。第一反相器电路的输出与第二晶体管的源极和漏极之一电连接。第二晶体管的源极和漏极中的另一个与第二反相器电路的输入电连接。第二反相器电路的输出与第二布线电连接。第五晶体管的源极和漏极之一与第一反相器电路的输入电连接。第五晶体管的源极和漏极中的另一个与高压供电线路电连接。第六晶体管的源极和漏极之一与第二反相器电路的输入电连接。第六晶体管的源极和漏极中的另一个与低压供电线路电连接。