[发明专利]具有用于模拟积分的数字补偿的锁相环路

说明书

技术领域

本发明一般来说涉及锁相环路，且更具体来说涉及具有用于模拟积分的数字补偿的锁相环路。

背景技术

锁相环路(PLL)相对于参考信号产生信号。锁相环路电路基于参考信号与PLL输出信号的相位和/或频率的差而调整所述输出信号的频率。输出信号的频率基于所述差而增大或减小。因此，锁相环路为使用负反馈的控制系统。锁相环路用于例如收音机、电信电路，和计算机等电子装置以及其它装置中。

PLL常使用谐振调谐式压控振荡器(VCO)来产生PLL输出信号。谐振调谐式VCO常包含电容性装置和谐振电感-电容(LC)电路。电容性装置通常包含具有电容的至少一个可变电抗器，所述至少一个可变电抗器响应调谐电压以改变PLL输出信号的频率。

一些常规PLL包含一个或一个以上数字组件。此些PLL在一些方面具有优于模拟环路的优点。令人遗憾的是，这些PLL也具有一些缺点。因此，需要具有模拟和数字环路两者的优点的PLL。

发明内容

一种锁相环路(PLL)装置包含数字微分器，所述数字微分器经配置以对数字环路信号进行微分以至少部分地补偿由模拟积分器对模拟电流信号的积分。数字到模拟转换器(DAC)包含电流源输出级，所述电流源输出级基于数字输入信号产生模拟电流信号。所述模拟积分器对所述模拟电流信号进行积分以产生用于控制压控振荡器(VCO)的电压控制信号。

附图说明

图1为根据本发明的示范性实施例的锁相环路装置的前向部分的框图。

图2为PLL装置的前向部分的框图，其中将数字微分器实施为数字处理电路的部分且将模拟积分器实施为模拟电路的部分。

图3为根据示范性实施例的包含数字相位检测器的PLL装置的框图。

图4为将数字微分器实施为数字滤波器的部分的PLL装置的框图。

图5为根据示范性实施例的包含在参考路径中具有低频率端口的两点调制的PLL装置的框图。

图6为图5的PLL装置的示范性实施的框图。

图7为根据示范性实施例的包含相位到数字转换器(PDC)的PLL装置的框图。

图8为将数字微分器实施为数字滤波器的部分的包含相位到数字转换器(PDC)的PLL装置的框图。

图9为根据示范性实施例的包含在反馈路径中具有较低频率端口的两点调制的PLL装置的框图。

图10为根据示范性实施例的包含在反馈路径中具有积分三角调制较低频率端口的两点调制的PLL装置的框图。

图11为具有电流源输出级的电流导引DAC的示意性表示。

图12为根据另一配置的具有电流源输出级的电流导引DAC的示意性表示。

图13A为具有电流源输出级的示范性电流脉冲DAC的示意性表示。

图13B为具有三角积分调制器和电流源输出级的示范性电流DAC的示意性表示。

图14为管理具有数字微分以补偿模拟积分的锁相环路的方法的流程图。

图15为管理在参考路径和环路控制路径中包含两点调制的PLL的方法的流程图。

图16为管理在反馈路径和环路控制路径中包含两点调制的PLL的方法的流程图。

图17为管理包含数字滤波器的PLL装置中的具有数字微分以补偿模拟积分的锁相环路的方法的流程图。

图18为将参考路径和DCO控制路径中的两点调制应用于包含用于补偿模拟积分的数字微分的PLL的方法的流程图。

图19为将反馈路径和DCO控制路径中的两点调制应用于包含补偿模拟积分的数字微分的PLL的方法的流程图。

具体实施方式

词语“示范性”在本文中用以表示“充当实例、例子或例证”。本文中描述为“示范性”的任何实施例不必被解释为比其它实施例优选或有利。