[发明专利]处理器可执行的代码的生成方法、存储区域管理方法以及保存代码生成程序的存储介质

说明书

技术领域

本发明涉及由多个处理元件构成的多处理器中的存储器的管理方法，特别涉及基于由编译器取得的信息进行控制，以保证共享存储器所保存的数据的一贯性(一致性)的方法。

背景技术

将多个处理元件集成而成的多处理器不断被各微处理器厂家发布。除了超级计算机、服务器、台式计算机和PC服务器领域之外，在信息家电及装置组装领域(例如，便携电话机、游戏机、车辆导航系统、数字电视机、HDD/DVD记录器·播放器等)中，也看到了微处理器的多核化的趋势。

多处理器具备多个处理元件、内部结合网以及集中共享存储器，各处理元件具备处理器和高速缓冲存储器，独立地进行运算处理。这种结构的多处理器将集中共享存储器用作主存储，将多个处理元件用作对集中共享存储器所保存的同一数据进行访问的主存储共享型处理器。

这时，为了保证共享数据间的一致性，在某处理器正在访问高速缓冲存储器上的共享数据时，需要进行禁止其他处理器从集中共享存储器向高速缓冲存储器访问该共享数据的一致性控制。

在此，所述一致性是一种控制，用于保证：在某时刻全部处理器能够将存储器的某个地址上所保存的值作为同一值进行访问，并且在主存储共享型多处理器中被各处理器访问的存储器内容相同。用于保证一致性的功能中有通过硬件来控制存储器访问的一致性高速缓冲存储器(coherent cache)。

在一致性控制中必须要解决的第一问题是数据的过期化(Stale Data)，第二问题是伪共享(False Sharing)。

图22是说明一致性控制中的第一问题点(过期数据)的图。

首先，声明全局变量a、b、c(2200)，在共享存储器中保存了变量a＝0、b＝0、c＝1(2201)。

然后，在某处理元件(PE0)的高速缓冲存储器中保存有共享数据(a＝0、b＝0、c＝1)(2202)，在其他处理元件(PE1)的高速缓冲存储器中也保存有共享数据(2203)的情况下，即使PE0中该共享数据(a＝0→1)被更新，PE1的高速缓冲存储器上的共享数据也还是未被更新的旧数据(a＝0)(2205)。若在该状态下PE1中该共享数据被更新(c＝a)，则变量c就会被更新为0，而不反映正确的a的值(2206)。

因此，如果进行了一致性控制，则应该是a＝1、b＝0、c＝1的变量成为a＝0、b＝0、c＝0。因此，PE0的高速缓冲存储器中保存的数据与PE1的高速缓冲存储器中保存的数据就会不一致。因此，PE1会做出错误的动作。

图23是说明一致性控制中的第二问题点(伪共享)的图。

首先，声明全局变量a、b(2300)，在共享存储器中保存变量a＝0、b＝0(2301)。该变量a和b被保存在共享存储器的相同的高速缓冲存储线上。此外，以线单位访问共享存储器。

然后，某处理元件(PE0)的高速缓冲存储器中保存的共享数据被更新(a＝0→1)(2302)，其他处理元件(PE1)的高速缓冲存储器中保存的共享数据被更新(b＝0→2)(2303)。即，各处理元件更新了同一线上所保存的不同变量。该情况下，若PE0先向共享存储器写回数据，则之后写回数据的PE1的数据保存在共享存储器中(2304)。另一方面，若PE1先向共享存储器写回数据，则之后写回数据的PE0的数据保存在共享存储器中(2305)。

在进行了一致性控制的情况下，会在共享存储器中保存a＝1、b＝2，但在不进行一致性控制的情况下，不能确定最终哪个数据会保存在共享存储器中。即，存储器的内容根据线降级(destage)定时而不同，无论哪种情况，处理元件都会进行错误的动作。

为了解决这种在共享存储器与高速缓冲存储器之间会产生不一致的问题，通过在各处理元件和共享资源(内部结合网络、共享存储器等)中设置一致性控制部，来保持存储器中所保存的数据的一致性。

具体而言，在某处理元件(PE0)从共享存储器读出了数据x之后，不许可其他处理元件(PE1)向共享存储器写入数据x，直到PE0从共享存储器读出数据x并将其更新后，撤销对数据x的所有权。

利用这样的所有权控制，能够解决数据的过期化(Stale Data)和伪共享(False Sharing)的一致性控制的问题。

现有技术文献

专利文献

专利文献1：日本特开2004-30362号公报

专利文献2：日本特开平9-44403号公报

发明概要

发明要解决的问题