[发明专利]向集成电路器件施加应变的技术和配置

权利要求书

1.一种装置，包括：

半导体衬底；

第一阻挡层，其与所述半导体衬底耦合；

量子阱沟道，其耦合至所述第一阻挡层，所述量子阱沟道包括具有第一晶格常数的第一材料；以及

源极结构，其耦合至所述量子阱沟道，所述源极结构包括具有第二晶格常数的第二材料，其中所述第二晶格常数不同于所述第一晶格常数。

2.根据权利要求1所述的装置，还包括：

漏极结构，其耦合至所述量子阱沟道，所述漏极结构包括具有所述第二晶格常数的所述第二材料。

3.根据权利要求2所述的装置，其中所述第二晶格常数不同于所述第一晶格常数，以在所述量子阱沟道上施加单轴应变，所述单轴应变处于基本上平行于所述量子阱沟道的纵向方向的方向上，以增大所述量子阱沟道中的移动电荷载流子的速度。

4.根据权利要求2所述的装置，其中所述第二晶格常数小于所述第一晶格常数，以在所述量子阱沟道上施加拉伸应变，从而增大所述量子阱沟道中的移动电荷载流子的速度，所述移动电荷载流子是电子。

5.根据权利要求4所述的装置，其中所述量子阱沟道是N型器件的沟道。

6.根据权利要求2所述的装置，其中所述第二晶格常数大于所述第一晶格常数，以在所述量子阱沟道上施加压缩应变，从而增大所述量子阱沟道中的移动电荷载流子的速度，所述移动电荷载流子是空穴。

7.根据权利要求6所述的装置，其中所述量子阱沟道是P型器件的沟道。

8.根据权利要求2所述的装置，其中所述源极结构外延耦合至所述量子阱沟道，且所述漏极结构外延耦合至所述量子阱沟道；并且

其中所述量子阱沟道、所述源极结构和所述漏极结构包括III-V族半导体或II-VI族半导体或其组合。

9.根据权利要求1所述的装置，其中所述量子阱沟道是水平场效应晶体管的沟道；并且

其中所述水平场效应晶体管是高电子迁移率晶体管（HEMT）。

10.根据权利要求2所述的装置，还包括：

第二阻挡层，其耦合至所述量子阱沟道，使得所述量子阱沟道设置在所述第一阻挡层与所述第二阻挡层之间；以及

接触层，其与所述第二阻挡层耦合。

11.根据权利要求10所述的装置，还包括：

源极电极，其耦合至所述源极结构；

漏极电极，其耦合至所述漏极结构；

栅极电极，其被耦合以控制所述量子阱沟道中的电流，所述栅极电极设置在所述源极电极与所述漏极电极之间；以及

应变诱导膜，其至少形成在所述源极结构和所述漏极结构上，以通过在所述量子阱沟道上施加拉伸或压缩应变而减小所述量子阱沟道的电阻，所述拉伸或压缩应变处于基本上平行于所述量子阱沟道的纵向方向的方向上。

12.根据权利要求10所述的装置，其中所述第一阻挡层包括带隙能大于所述量子阱沟道的带隙能的材料；并且

其中所述第二阻挡层包括带隙能大于所述量子阱沟道的带隙能的材料。

13.根据权利要求10所述的装置，还包括一个或多个缓冲层，其外延耦合至所述半导体衬底，所述第一阻挡层外延耦合至所述一个或多个缓冲层。

14.根据权利要求10所述的装置，其中：

所述半导体衬底包括硅（Si），

所述第一阻挡层包括铟铝砷化物（InAlAs）或磷化铟（InP）或其组合，

所述量子阱沟道的所述第一材料包括铟镓砷化物（InGaAs），

所述源极结构和所述漏极结构的所述第二材料包括砷化镓（GaAs），

所述第二阻挡层包括铟铝砷化物（InAlAs）或磷化铟（InP）或其组合，并且

所述接触层包括铟镓砷化物（InGaAs）。