[发明专利]半导体装置的制造方法及半导体装置的制造系统

说明书

技术领域

本发明涉及在例如半导体晶圆等基板上的被处理膜上形成规定的图案而制造半导体装置的方法及半导体装置的制造系统。

背景技术

在以往的半导体装置的制造工序中，进行光刻处理，从而在晶圆上形成规定的抗蚀剂图案，在该光刻处理中依次进行例如在半导体晶圆（以下称为“晶圆”。）上涂敷抗蚀剂液而形成抗蚀剂膜的抗蚀剂涂敷处理、将该抗蚀剂膜曝光成规定的图案的曝光处理、将曝光后的抗蚀剂膜显影的显影处理等。以此抗蚀剂图案为掩膜，对晶圆上的被处理膜进行蚀刻处理，然后进行抗蚀剂膜的除去处理等，从而在被处理膜上形成规定的图案。

在形成上述被处理膜的图案时，为了谋求半导体装置的进一步的高集成化，要求该被处理膜的图案的细微化。通常，光刻处理的细微化的极限在于曝光处理所用的光的波长水平。因此，与以往相比，正在推进曝光处理的光的短波长化。然而，曝光光源的短波长化存在着技术方面和成本方面的极限，若仅依靠推进光的短波长化的方法，则处于难以形成例如数纳米级的细微的被处理膜的图案的状况。

于是，提出了采用所谓的SWT（Side Wall Transfer：侧壁转印）法，即，使用例如SiO₂膜等作为牺牲膜而在抗蚀剂图案的线部的两侧侧壁部分形成掩膜而使用。与最初进行光刻处理而在晶圆上形成的抗蚀剂图案相比，SWT法以更加细微的间距来进行被处理膜的图案化。即，在此方法中，首先将牺牲膜形成在抗蚀剂图案上，对该牺牲膜进行蚀刻，使得此牺牲膜仅残留在抗蚀剂图案的线部的侧壁部。然后，除去抗蚀剂图案，在晶圆的被处理膜上形成牺牲膜的图案。以如此形成的细微的牺牲膜的图案为掩膜来对被处理膜进行蚀刻，在晶圆上形成细微的被处理膜的图案（专利文献1）。

此外，为了像上述那样谋求半导体装置的进一步的高集成化，在半导体装置的制造阶段，需要准确地测量晶圆表面的构造、即牺牲膜的图案的尺寸、被处理膜的图案的尺寸等。然后，通过将此测量结果反映在晶圆处理的处理条件中，能够恰当地进行晶圆处理，并且能够实现较高的生产率。

以往，为了对形成在晶圆上的图案的尺寸、形状进行测量，一直使用的是利用扫描型电子显微镜（Scanning Electron Microscope）进行观察这样的方法。然而，此方法需要真空装置，在测量图案的高度等三维形状时存在为了测量截面而必须将晶圆劈开、即必须将晶圆自身破坏这样的问题。

于是，为了以非破坏方式准确且快速地对形成在晶圆上的图案的尺寸进行测量，提出了采用所谓的散射测量（Scatterometry）法。在散射测量法中，首先计算出对任意的重复图案形状照射光时产生的衍射光（光谱），预先制作出该图案形状的光谱库。然后，对作为测量对象的实际的图案照射光，测量从该图案反射的反射光的光谱。将该测量结果和上述的光谱库的光谱进行比对（matching），将光谱相符的光谱库内的图案形状推定为实际的图案形状。通过采用此方法，即使在形成在晶圆上的图案细微化了的情况下，通过利用上述光谱库进行图案比对，也能测量晶圆上的规定的图案的尺寸（专利文献2）。

先行技术文献

专利文献

专利文献1：日本特开2009－99938号公报

专利文献2：日本特开2005－33187号公报

发明内容

此外，晶圆上的被处理膜的图案要求以其第1空间部的宽度和与该第1空间部相邻的第2空间部的宽度的空间比例为1：1的方式形成。因此，在上述的SWT法中，如图17所示那样形成在晶圆W的被处理膜900上的牺牲膜的图案901也要求以其线部902a、902b之间的第1空间部903a的宽度D₁和线部902b、902a之间的第2空间部903b的宽度D₂的空间比例为1：1的方式形成。另外，第1空间部903a是抗蚀剂图案904被除去后所形成的空间，第2空间部903b是形成在抗蚀剂图案904、904间的空间。

然而，若采用SWT法，则有时如图18所示那样牺牲膜的图案901的线部902a、902b中的一个线部902b自规定的位置错开而形成。即，有时牺牲膜的图案901的空间比例不是1：1。

在这种情况下，需要准确地测量牺牲膜的图案901的线部902b从规定的位置错开了多少。然而，如果此测量采用上述的散射测量法，则有时发生所谓的翻转（toggling）的情况。