[发明专利]用于形成NMOS外延层的方法

说明书

背景

技术领域

本发明的实施方式大体上涉及半导体制造工艺和半导体器件领域，尤其涉及沉积含硅膜以形成半导体器件的方法。

现有技术的描述

随着晶体管制造得越小，生产诸如含硅金属氧化物半导体场效应晶体管(MOSFET)器件这样的低于100nm的互补金属氧化物半导体(CMOS)器件的源极区域/漏极区域就变得越困难。这类MOSFET晶体管可以包括p沟道MOS(PMOS)晶体管和n沟道MOS(NMOS)晶体管。PMOS晶体管具有由n型沟道分隔开的p型源极区域/漏极区域(例如，空穴在源极区域/漏极区域之间的沟道的导电中起主要作用)。NMOS晶体管具有由p型沟道分隔开的n型源极区域/漏极区域(例如，电子在源极/漏极区域之间的沟道的导电中起主要作用)。

在NMOS的应用中，可通过蚀刻硅衬底以制成凹部来形成源极区域/漏极区域，所述凹部可用选择性生长的含硅层来填充，所述含硅层例如是硅碳层，这里碳可看作是用于调整硅晶格的晶格常数的晶格调整元素。然后，用掺杂剂元素来掺杂所述硅碳层以形成n型源极/漏极区域。遗憾的是，传统的处理技术目前无法形成在单晶的选择性生长层中加入硅、晶格调整元素和n型掺杂剂元素的外延层。

发明内容

本发明提供具有受控沟道应变(channel strain)和结电阻的NMOS晶体管及制造所述NMOS晶体管的方法。在一些实施方式中，用于形成NMOS晶体管的方法可包括(a)提供具有p型硅区域的衬底；(b)在所述p型硅区域上沉积硅晶种层；(c)在所述硅晶种层上沉积含硅体层(bulk layer)，所述含硅体层包含硅，硅和晶格调整元素，或者硅和n型掺杂剂；(d)在所述含硅体层中注入所述晶格调整元素或者所述n型掺杂剂中的至少一种，在步骤(c)中沉积的所述含硅体层中不存在所述晶格调整元素或者所述n型掺杂剂；和(e)在步骤(d)中的注入之后使用能量光束对所述含硅体层进行退火。在一些实施方式中，所述衬底可以包含部分制造的NMOS晶体管器件，在所述部分制造的NMOS晶体管器件中限定有源极区域/漏极区域。

在一些实施方式中，NMOS晶体管可以包括晶体管层叠(stack)，所述晶体管层叠包含：形成在半导体衬底的p型硅区域上的栅极电介质和栅极电极；和源极区域/漏极区域，所述源极区域/漏极区域设置在所述晶体管层叠的两侧上，并且所述源极区域/漏极区域在所述源极区域和所述漏极区域之间且在所述晶体管层叠下面限定沟道区域，所述源极区域、漏极区域包含硅晶种层，在所述硅晶种层上沉积有含硅体层，其中所述含硅体层包含硅、晶格调整元素以及n型掺杂剂。在一些实施方式中，所述NMOS晶体管可以使用这里所述的方法制造。

在一些实施方式中，这里所述的方法可在为所述方法特别构造的半导体处理设备中执行。在一些实施方式中，用于处理半导体衬底的半导体处理设备可包括：真空传递室，在所述真空传递室中设置有一或多个衬底传递机械手；外延沉积室，所述外延沉积室耦合至所述真空传递室；注入反应器，所述注入反应器耦合至所述真空传递室；聚焦光束退火室，所述聚焦光束退火室耦合至所述真空传递室；装载锁定室，所述装载锁定室耦合至所述真空处理室；以及控制器，所述控制器用于控制所述真空处理室的操作。

其它和进一步的实施方式将在下文的详细描述中进行描述。

附图说明

以能够详细理解实现本发明的上述特征的方式，可参考实施方式获得上文简要概述的本发明的更具体描述，一些实施方式在附图中图示。然而，应注意的是，附图仅图示本发明的典型实施方式，因此不应视为对本发明的范围的限制，因为本发明可允许其它等效的实施方式。

图1描绘了根据本发明的一些实施方式的源极区域/漏极区域的沉积方法的流程图。

图2A至图2F示意性描绘了根据图1的方法的一些实施方式的源极区域/漏极区域的示例性制造阶段。

图3描绘了适用于执行本发明的部分的半导体衬底处理室的示意性剖面图。

图4描绘了适用于执行本发明的部分的半导体衬底处理室的示意性剖面图。

图5描绘了适用于执行本发明的部分的半导体衬底处理室的示意性剖面图。

图6描绘了适用于执行本发明的部分的多腔集成设备。

为便于理解，在可能的情况下使用相同的元件符号来表示所有附图共有的的相同元件。上述附图并非按比例，并且可以出于说明的目的而简化。

详细描述