[发明专利]用于含硅薄膜的平滑SiConi蚀刻法

说明书

发明领域

本发明关于与用于薄膜及涂层的沉积、图案化及处理中的设备、工艺及材料有关的制造技术解决方法，代表性示例包括(但不限于)与半导体材料与器件、介电材料与器件、硅基(silicon-based)晶圆与平板显示器(例如TFTs)有关的应用。

发明背景

集成电路可通过在基板表面上制造复杂图案化材料层的工艺而得以形成。在基板上制作图案化材料需要一些用于移除暴露的材料的受控方法。化学蚀刻用于各种目的，包含将光阻中的图案转移至下方层中、薄化多个层、或是薄化已存在于基板上的特征结构(feature)的侧向尺寸。常常需要有一种蚀刻某一材料快于其他材料的蚀刻工艺，以例如协助进行图案转移工艺。这样的蚀刻工艺可说对于第一材料是具有选择性的。由于材料、电路与工艺的多样性，因此蚀刻工艺已发展出可对多种材料具有选择性。

SiConi^TM蚀刻是一种远端等离子体辅助的干式蚀刻工艺，该工艺包含让基板同时暴露于氢气、三氟化氮与氨气等离子体副产物下。氢与氟物种的远端等离子体激发允许无等离子体破坏的基板处理。SiConi^TM蚀刻对于氧化硅层大部分为共形的且具有选择性的，但是不论硅是非晶硅、结晶硅或多晶硅，都不会轻易地蚀刻硅。选择性对于诸如浅沟槽隔离(shallow trench isolation,STI)与层间介电层(inter-layer dielectric,ILD)凹槽形成之类的应用提供了优点。

在基板材料被移除时，SiConi^TM工艺所产生的固态副产物会生长在基板表面上。固态副产物随后会在提高基板温度时通过升华而被移除。然而，当技术缩小至32nm及以下的沟槽宽度时，在与最小沟槽尺寸比较下，这些固态副产物的尺寸变成不可忽略。固态副产物的可观尺寸可能会对ILD凹槽表面粗糙度以及沟槽到沟槽间氧化硅界面的高度变异性构成挑战。

在SiConi^TM蚀刻工艺中需要可降低表面粗糙度及高度变异性的方法。

发明内容

本发明描述一种蚀刻含硅材料的方法，该方法包含相较于先前技术具有较大或较小的氢氟流速比的SiConi^TM蚀刻。已发现以此方式改变流速可降低蚀刻后表面的粗糙度，以及降低稠密图案化区域与稀疏图案化区域的蚀刻速率差异。其他降低蚀刻后表面粗糙度的手段包含脉冲化前体的流动和/或等离子体功率、维持相对高的基板温度与在多个步骤中执行SiConi^TM。上述每个方法可单独或合并使用，用于通过限制固态残留物晶粒大小来降低蚀刻表面的粗糙度。

依据一实施例，一种在基板处理室的基板处理区中蚀刻基板表面上的含硅层的方法，该方法遗留下相对平滑的蚀刻后表面，该方法包含：将含氟前体与含氢前体流入第一远端等离子体区，并同时在第一等离子体区中形成等离子体以产生等离子体流出物，而第一远端等离子体区流体地耦合至基板处理区。含氟前体的流速与含氢前体的流速所导致的氢-氟原子流速比是小于1：1或大于5：1。该方法更包含：通过使等离子体流出物流入基板处理区来蚀刻含硅层，并同时形成固态副产物于该基板表面上；以及，通过使基板的温度升高至高于该固态副产物的升华温度来升华固态副产物，并遗留下相对平滑的蚀刻后表面。

依据另一实施例，一种在基板处理室的基板处理区中蚀刻基板表面上的含硅层的方法，该方法降低稠密图案化区域与稀疏图案化区域的蚀刻速率差异，该方法包含：将含氟前体与含氢前体流入第一远端等离子体区，并同时在第一等离子体区中形成等离子体以产生等离子体流出物，而第一远端等离子体区流体地耦合至基板处理区。含氟前体的流速与含氢前体的流速所导致的氢-氟原子流速比是小于1：1或大于5：1。此方法更包含：通过使等离子体流出物流入基板处理区来蚀刻位于稠密图案化区域与稀疏图案化区域的含硅层，并同时形成固态副产物于基板表面上；以及通过使基板温度升高至高于固态副产物的升华温度来升华固态副产物。

依据又一实施例，一种在基板处理室的基板处理区中蚀刻基板表面上的含硅层的方法，该方法包含：将含氟前体与含氢前体流入第一远端等离子体区，并同时在第一等离子体区形成等离子体以产生等离子体流出物，而第一远端等离子体区流体地耦合至基板处理区。至少一种前体的流动包含流脉冲。此方法更包含：通过使等离子体流出物流入基板处理区来蚀刻含硅层，并同时形成固态副产物于该基板表面上；以及，通过使基板温度升高至高于固态副产物的升华温度来升华固态副产物。