[发明专利]高速缓存架构中的混合介质的有效使用在审
申请号: | 201080060257.6 | 申请日: | 2010-12-15 |
公开(公告)号: | CN102812444A | 公开(公告)日: | 2012-12-05 |
发明(设计)人: | 尼萨·塔拉伽拉;贝瑞·科切福尔;马丁·帕特森;爱德华·佩尼卡;詹姆斯·鲍文 | 申请(专利权)人: | 提琴存储器公司 |
主分类号: | G06F12/08 | 分类号: | G06F12/08;G06F9/06 |
代理公司: | 广州三环专利代理有限公司 44202 | 代理人: | 郝传鑫;杨磊 |
地址: | 美国加利福*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高速缓存 架构 中的 混合 介质 有效 使用 | ||
1.一种多层高速缓存系统,包括:
包含RAM和闪存组件的多个高速缓存组件;和
配置为控制访问所述高速缓存组件的管理器,其中
所述管理器使得高速缓存的数据最初被存储在所述RAM组件中,然后选择存储在所述RAM组件中的、要移动到所述闪存组件的所述高速缓存数据的多个部分。
2.根据权利要求1的所述系统,其中每个闪存组件被组织为多个具有一个块大小的写入块,其中预先定义的写入的最大数被允许用于每个写入块。
3.根据权利要求2的所述系统,其中所述高速缓存数据的多个部分根据从与所述闪存组件相关的写入的最大数和所述高速缓存系统的规定的生命期计算出的最大写速率而被选择。
4.根据权利要求3的所述系统,其中所述高速缓存数据的多个部分中的每个均被移动到指定的写入块,所述高速缓存数据的多个部分在大小上实质等于所述指定的写入块的大小。
5.根据权利要求3的所述系统,其中每个RAM组件被组织为多个RAM块,并且其中当没有RAM块可用于存储新的数据时,所述高速缓存数据的多个部分中的每个均被移动。
6.根据权利要求5的所述系统,其中包含高速缓存数据的RAM块是不可用的。
7.根据权利要求5的所述系统,其中当没有足够大的可用的RAM块存储新的高速缓存的数据时,没有RAM块是可用的。
8.一种管理混合介质高速缓存器的方法,包括:
接收用于高速缓存的数据;
将所述接收的数据分配到一个或更多的块中;
可选择地将在RAM块中存储的期限长的数据移动到闪速存储器;以及
在RAM中存储一个或更多的块,其中移动存储在所述RAM块中的数据包括基于包含一个或更多块的大小和所述移动的数据的期限的因素选择所述RAM块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于提琴存储器公司,未经提琴存储器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201080060257.6/1.html,转载请声明来源钻瓜专利网。