[发明专利]用于测试待测装置的方法及设备

说明书

技术领域

本发明涉及借助于自动测试设备(ATE)对集成电路(IC)和半导体装置进行测试。

背景技术

在典型的半导体制造工艺过程中，对IC进行测试以确保它们的正确操作。ATE执行必要的测试以确保功能和质量，IC为待测装置(DUT)。一般地，在DUT上执行的测试包括一组数字图形矢量(pattern vector)，该数字图形矢量根据预先指定的时序转变成将要施加于DUT的输入信号针脚的激励电压电平。从DUT的输出信号针脚捕获的信号被转变成相应的响应矢量，可以分析该响应矢量以确定DUT是否是根据其规范进行操作的。ATE一般提供多个信号生成资源，这些信号生成资源可以生成具有可配置时序的可配置信号水平。测试器还提供能将DUT生成的信号(例如，模拟形式的)转换成测试器可读的格式(例如，数字形式的)的信号处理资源。信号处理资源也可以是可配置的。ATE可以被配置为(例如通过一组继电器)将任何测试器资源电连接至任何测试器接口针脚。

用于集成电路的典型自动测试器包括一组所谓的测试通道，各测试通道连接至IC或DUT的单独的针脚。这示意性地表示在图1a中。

图1a示意性地示出了用于测试DUT 130的ATE 100。ATE 100包括多个测试通道110-1、110-2至110-n。各测试通道110耦接至中央测试控制单元120，如计算机或微控制器。在DUT端，各测试通道110-1、110-2至110-n专用于DUT 130的不同输入和/或输出(I/O)针脚。各测试通道110-1、110-2至110-n可以被划分成数字和模拟信号处理部分。在数字部分内，各测试通道110-1、110-2至110-n包括耦接至中央测试控制单元120的特定于通道的通道控制块111，其中通道控制块111又控制另外的数字测试通道块，例如用于生成数字图形矢量的数字测试图形生成器112、用于分析响应矢量的测试图形比较器113和生成预先指定的时序的时间格式化块114。块111、112、113和114一起组成所谓的数字测试通道。通道控制块111传统上还控制耦接在DUT 130的I/O针脚与数字测试通道之间的模拟信号处理块或硬件资源115、116，其中硬件资源115、116适于将数字测试通道连接至DUT 130，或其中硬件资源115、116适于将去往/来自DUT 130的信号或测试图形转换成适合于DUT针脚/数字测试通道的信号。因此，硬件资源115、116例如包括开关、继电器、信号水平驱动器、阈值比较器、模数转换器(ADC)和/或数模转换器(DAC)等。

传统上，数字测试通道被设置在单独的数字测试通道IC中，而使硬件资源115、116保持在数字测试通道IC的外部，以便分别使它们的置换变得简单。这种设置示例性地表示在图1b中。

如以上已说明的，各测试通道110-1、110-2至110-n被分别划分成数字测试通道部分140-1、140-2，...，140-n和模拟测试通道部分150-1、150-2，...，150-n。因此，测试通道110-1、110-2，...，110-n各自的数字测试通道部分140-1、140-2，...，140-n(即，块111、112、113和114)被放置在专用测试图形处理IC 140中。模拟测试通道部分150-1、150-2，...，150-n，即，分别包括硬件资源115、116的部分，位于DUT 130与图形处理IC 140之间、测试图形处理IC 140的外部。

如已参照图1a所说明的，专用图形处理IC 140负责生成数字图形，这些数字图形根据预先指定的时序通过硬件资源150转变成将要施加于DUT 130的多个输入信号针脚的激励电压电平。通过硬件资源150从DUT 130的多个输出信号针脚捕获的信号被转变成相应的响应矢量，这些响应矢量可以再次被专用图形处理IC 140分析。由于这个原因，这种芯片140通常具有多个数字测试通道140-1、140-2，...，140-n。此外，需要外部硬件组件或资源150-1、150-2，...，150-n，例如继电器116或能够驱动各种电压的信号驱动器115。此外，还可能应用ADC、DAC和更多的硬件资源。