[发明专利]接收电路以及接收装置

权利要求书

1.一种接收电路，接收二相差分移相键控的接收信号，其特征在于包括：

延迟相关运算部，针对所述接收信号的各取样值，进行求出所述各取样值与一符号期间前的取样值的相关值的延迟相关运算；

捕捉部，基于由所述延迟相关运算部计算出的相关值，捕捉所述接收信号的同步定时；以及

无信号期间检测部，检测未接收到所述接收信号的无信号期间，其中，

所述捕捉部，在由所述无信号期间检测部检测到所述无信号期间时，解除同步定时的捕捉。

2.根据权利要求1所述的接收电路，其特征在于还包括：

解码部，当由所述捕捉部捕捉到所述接收信号的同步定时时，以捕捉到的同步定时为基准对所述接收信号进行解码；以及

数据处理部，基于经过所述解码部解码的解码数据，检测所述接收信号是否包含结束时机以及错误比特，其中，

所述捕捉部，在由所述数据处理部检测到包含所述结束时机以及所述错误比特时，解除同步定时的捕捉。

3.根据权利要求2所述的接收电路，其特征在于，所述解码部包括：

解码移位寄存器，存储从所述延迟相关运算部依次输出的一符号的相关值；以及

数据解码部，在所述同步定时，基于存储在所述解码移位寄存器的中央的比特位置的相关值对所述接收信号所包含的一比特的数据进行解码。

4.根据权利要求2所述的接收电路，其特征在于，所述解码部包括：

解码移位寄存器，存储从所述延迟相关运算部依次输出的一符号的相关值；以及

数据解码部，在所述同步定时，基于存储在所述解码移位寄存器的中央的比特位置的相关值、存储在位于所述中央的比特位置上游的一个或多个比特位置的相关值、以及存储在位于所述中央的比特位置下游的一个或多个比特位置的相关值，对所述接收信号所包含的一比特的数据进行解码。

5.根据权利要求2至4中任一项所述的接收电路，其特征在于：

所述接收信号，为具备前导部和有效载荷部的帧结构，

所述捕捉部，在捕捉到所述同步定时时，还基于由所述解码部解码的解码数据检测所述前导部的结束。

6.根据权利要求1至5中任一项所述的接收电路，其特征在于，所述捕捉部包括：

图案候选存储部，将一符号的形状数据的候选作为图案候选预先存储多个；

形状生成部，生成基于所述延迟相关运算部的输出的一符号的形状数据；

候选比较部，将所述形状生成部的一符号的形状数据与所述多个图案候选的各候选分别进行比较；以及

捕捉判定部，当所述形状生成部的一符号的形状数据与多个图案候选的至少其中之一被所述候选比较部判定为一致的次数连续多次时，判定已捕捉到所述同步定时。

7.根据权利要求6所述的接收电路，其特征在于，

所述延迟相关运算部，将所述接收信号分成I信号成分与Q信号成分，并计算各成分的相关值之和，

所述形状生成部包括：

平方运算部，对从所述延迟相关运算部输出的相关值之和进行平方而计算出平方相关值；

阈值比较部，通过比较所述平方相关值与指定的阈值而将所述平方相关值二进制化；以及

捕捉移位寄存器，存储一符号的所述阈值比较部的输出，其中，

所述候选比较部，比较存储在所述捕捉移位寄存器中的数据与多个图案候选。

8.根据权利要求6或7所述的接收电路，其特征在于：

所述一符号的形状数据由多个比特来表示，

所述图案候选是通过预先规定所述各比特而形成的指定的比特图案，

所述多个图案候选的比特图案互不相同，所述多个图案候选的至少其中之一的所述各比特的至少其中之一的值为任意。

9.根据权利要求7所述的接收电路，其特征在于还包括：

追踪部，将与当前的同步定时对应的所述平方相关值作为一符号的中央的平方相关值来确定，并基于确定的中央的平方相关值和在时间上位于该中央的平方相关值前后的平方相关值，调整从当前的同步定时至下个同步定时到来为止的时间间隔。