[发明专利]时间差数字转换级及具备它的时间差数字转换器

说明书

技术领域

本发明涉及将信号相位差转换为数字值的时间差数字转换器。

背景技术

近年来，随着数字相位同步电路的发展，对时间方向的模拟信息进行数字化的时间差数字转换器的开发逐渐盛行。典型的时间差数字转换器为：向多个反相器电路串联连接而成的反相器链输入第1信号，与第2信号同步地锁存各反相器电路的输出来检测反相器链的状态变化点，由此使第1及第2信号的相位差数字化。然而，通过该构成，无法获得反相器电路的延迟时间以下的分辨率。因此，用时间差放大电路将各反相器电路的输出与第2信号之间的相位差放大，进而用另一个时间差数字转换器将此输出的相位差进行数字化，由此实现了各反相器电路的延迟时间以下的分辨率(例如，参照非专利文献1)。

另外，作为时间差放大电路的例子公知下述电路：准备由多个可变延迟单元构成的两条链，使这两条链交叉耦合，成为用一条链中的各可变延迟单元的输出来控制另一条链中的各可变延迟单元的增益(例如，参照非专利文献2)。

现有技术文献

非专利文献

非专利文献1：M.Lee，A.A.Abidi，″A 9b，1.25ps Resolution Coarse-Fine Time-to-Digital Converter in 90nm CMOS that Amplifies a Time Residue″，2007 Symposium on VLSI Circuits Digest of Technical Papers，PP.168-169，June 2007

非专利文献2：T.Nakura，S.Mandai，M.Ikeda，K.Asada，″Time Difference Amplifier using Closed-Loop Gain Control″，2009 Symposium onVLSI Circuits Digest of Technical Papers，pp.208-209，June 2009

发明内容

发明要解决的技术问题

在现有的高分辨率的时间差数字转换器中，在各反相器电路的输出必须设置时间差放大电路和时间差数字转换器，从而会导致整体的电路规模及消耗电力变大。鉴于该问题，本发明所要解决的技术问题是：实现小型且高分辨率的时间差数字转换器。

用于解决该技术问题所采用的技术方案

为了解决上述技术问题，本发明采用下述的技术方案。即，作为时间差数字转换级而具备：时间差数字转换电路，根据所输入的第1及第2信号的相位差来输出表示-(2^n-1-1)～+(2^n-1-1)的整数值的n比特的数字信号；时间差放大电路，输入所述第1及第2信号，并输出将这些信号的相位差放大为2^n-1倍之后的两个信号；延迟调整电路，输入从所述时间差放大电路输出的所述两个信号，并输出对这些信号附加了与所述数字信号相应的相位差之后的两个信号；输出检测电路，检测到从所述延迟调整电路输出了所述两个信号后输出检测信号；和存储电路，与所述检测信号同步地锁存所述数字信号。

或者，作为时间差数字转换级而具备：时间差数字转换电路，输出与所输入的第1及第2信号的相位的超前滞后相应的1比特的数字信号；时间差放大电路，输入所述第1及第2信号，并输出将这些信号的相位差放大为不超过2倍的m倍之后的两个信号；延迟调整电路，输入从所述时间差放大电路输出的所述两个信号，并输出对这些信号附加了与所述数字信号相应的相位差之后的两个信号；输出检测电路，检测到从所述延迟调整电路输出了所述两个信号后输出检测信号；和存储电路，与所述检测信号同步地锁存所述数字信号。

这些时间差数字转换级将由输入信号的相位差表示的模拟时间信息转换为数字值，将从输入信号的相位差中减去相当于该数字值的时间差之后的模拟时间信息表示为相位差的两个信号输出，通过将这些时间差数字转换级进行多级连接，从而能够构成小型且高分辨率的流水线型、循环型的时间差数字转换器。

发明效果

根据本发明，能够以更小的电路规模来实现高分辨率的时间差数字转换器。

附图说明

图1是本发明的一实施方式涉及的时间差数字转换级的构成图。

图2是表示1.5比特级中的时间差数字转换电路的一构成例的图。

图3是表示时间差放大电路的一构成例的图。

图4是用于说明时间差放大电路的动作原理的图。

图5是表示用单一的晶体管构成了反相器电路的情况下的时间差放大电路的构成例的图。