[发明专利]芯片使能的虚拟化

说明书

背景技术

各种类型的存储器设计为存储器中的大部分为可擦除和可编程的，并且通常将其称之为闪存(flash memory)。这样的存储器设备在其操作寿命期间可以承受有限数量的擦除循环。闪存能够承受并继续可靠地操作的擦除循环的数量可表示为存储器设备的耐久性(endurance)。通常，目前闪存设备的给定存储器单元在其不能可靠地操作之前，可擦除的次数在10,000到100,000之间。存储器设备的耐久性可取决于用于制造该设备的半导体工艺以及存储器设备的架构。

在各种常规电子设备中闪存是常见的。当超出了闪存的耐久性时，闪存和/或包含该闪存的电子设备的性能会受到不利的影响，或者其甚至可停止操作。因此，存在对诸如闪存的存储器设备的耐久性进行改进的持续需要。

此外，闪存设备有各种几何结构和大小、需要不同的ECC保护、使用不同的协议、操作在单数据速率(SDR)和/或双倍数据速率(DDR)模式。因此，存在对控制器接口进行改进以与不同的闪存设备进行协作的持续需要。

发明内容

本技术的实施例针对芯片使能技术的虚拟化。在一个实施例中，芯片使能虚拟化的方法包括接收包括逻辑地址的存储器访问请求。利用虚拟芯片使能数据结构将逻辑地址中的虚拟芯片使能号码(enable number)转换为物理芯片使能。还从虚拟芯片使能数据结构中确定一个或多个操作参数。然后将虚拟地址转译为物理地址。之后，可使用物理芯片使能来使能可适用的存储器设备，并且可将存储器访问请求路由至可适用的存储器设备，在其上使用可适用的操作参数运行该存储器访问请求。

在另一个实施例中，设备包括多个块可编程存储器设备和存储器控制器。存储器控制器包括存储多个虚拟芯片使能条目的虚拟芯片使能缓存，其中每个条目均包括虚拟芯片使能号码、设备标识符和对应的块可编程存储器设备的操作参数。

附图说明

本技术的实施例通过示例方式而非限制性的方式在附图的图中示出，其中相似的参考数字指的是类似的元素并且其中：

图1示出根据本技术一个实施例的，示范性块可编程存储器设备的框图。

图2示出根据本技术一个实施例的，示范性电子设备的框图。

图3A和3B示出根据本技术一个实施例的，芯片使能虚拟化的方法的流程图。

具体实施方式

现在将详细地参考本技术的实施例，其示例示意在附图中。虽然本技术结合这些实施例进行描述，应该理解为并非意图将本发明限于这些实施例。相反，本发明意图覆盖包括在由所附权利要求所限定的本发明范围内的替代、修改和等同物。此外，在本技术的以下详细描述中，为提供对本技术的彻底理解将阐述大量的具体细节。然而，可以理解，在没有这些具体细节的情况下，也可实践本技术。在其他实例中，并未详细描述众所周知的方法、过程、组件和电路以避免对本技术的多个方面造成不必要的混淆。

参考图1，示出根据本技术一个实施例的示范性的块可编程存储器设备。示范性存储器设备230可以是闪存设备或类似设备。块可编程存储器设备包括大量排列成阵列的存储器单元。可以将存储器单元的阵列排列于一个或多个逻辑单元(LUN)110中。每个LUN 110均包括存储器单元的交织的物理块120的集合。每个物理块120均包括多个页面130(例如，指定数目的存储单元)。在一种实现方案中，物理块120可包括2的幂次方的页面(例如，32的倍数个页面)。存储器单元的页面130可包括2的幂次方的存储器单元(例如，存储8的倍数个比特)。页面大小可以从2千字节到512兆字节或者更大，并且典型地为4千字节至64千字节。每个存储器单元典型地存储一个或多个比特。例如，单层单元(single-level cell，SLC)存储一个比特的数据，而多层单元(multiple-level cell，MLC)可存储两个或更多个比特的数据。

闪存这样的电路和存储器单元架构使得新的数据写到闪存230的已擦除的物理块120。通常，如果数据将被写到已经包含数据的物理块120，那么该物理块120必须在新的数据被编程之前被擦除。如果直接从软件对闪存230的块120进行访问和写入，则非统一的地址模式可导致跨存储器230的多个物理块120的不规则数量的擦除。例如，如果在一个地址的存储器被持续地写，那么擦除的数量将最终超出给定物理块120的耐久性限度。超出块120的耐久性限度将缩短闪存设备230的操作寿命。