[发明专利]在BiCMOS工艺技术中的高电压可控硅整流器金属氧化物半导体

权利要求书

1.一种集成电路，包含：

具有第一导电类型的半导体衬底；以及

可控硅整流器金属氧化物半导体晶体管，即SCRMOS晶体管，所述 SCRMOS晶体管在所述半导体衬底上形成；所述SCRMOS晶体管包括：

深阱，其在所述半导体衬底中形成，所述深阱具有与所述第一 导电类型相反的第二导电类型，并且所述深阱包括漂移区；

降低表面场区，即RESURF区，其在所述深阱中形成，从而所 述RESURF区横向毗连所述漂移区，所述RESURF区具有所述第二导电 类型，其中所述RESURF区的掺杂浓度是所述漂移区的掺杂浓度的至少 两倍；

体区，其在所述深阱中形成，从而所述体区与所述RESURF区 相反地横向毗连所述漂移区，所述体区具有所述第一导电类型；

MOS栅极，其在所述半导体衬底上形成，以使所述MOS栅极 与所述体区的一部分重叠；

漏极结构，其在所述RESURF区中形成，所述漏极结构具有：

漏极扩散区，其具有所述第二导电类型，以使所述漏极扩 散区的掺杂浓度比所述RESURF区的所述掺杂浓度大至少三倍；以及

可控硅整流器端子，即SCR端子，其具有所述第一导电类 型；以及

源极结构，其在所述体区中形成，所述源极结构具有：

邻近所述MOS栅极的源极扩散区，其具有所述第二导电类 型；以及

体接触扩散区，其具有所述第一导电类型。

2.根据权利要求1所述的集成电路，其中所述SCRMOS晶体管进 一步包括第二漏极结构，所述第二漏极结构在所述深阱中形成以使所述 第二漏极结构不接触RESURF区；所述第二漏极结构具有第二漏极扩散 区，所述第二漏极扩散区具有所述第二导电类型；以及SCR端子具有所 述第一导电类型。

3.根据权利要求2所述的集成电路，其中所述SCRMOS晶体管进 一步具有：

在所述深阱中的第二漂移区；

第二RESURF区，其在所述深阱中形成，从而所述第二RESURF区 横向毗连所述第二漂移区，所述第二RESURF区具有所述第二导电类型， 其中所述第二RESURF区的掺杂浓度是所述漂移区的掺杂浓度的至少两 倍；以及

第三漏极结构，其在所述第二RESURF区中形成，所述第三漏极结 构具有：

第三漏极扩散区，其具有所述第二导电类型，以使所述第三漏 极扩散区的掺杂浓度比所述第二RESURF区的所述掺杂浓度大至少三 倍；以及

第三SCR端子，其具有所述第一导电类型。

4.根据权利要求1所述的集成电路，其中所述SCRMOS晶体管进 一步包含：

所述第二导电类型的多个RESURF区，其在所述深阱中形成，从而 每个RESURF区横向毗连至少一个漂移区，并且每个RESURF区的掺杂 浓度是横向毗连的所述至少一个漂移区的掺杂浓度的至少两倍；以及

多个漏极结构，其在所述RESURF区中形成，所述漏极结构每个都 具有：

漏极扩散区，其具有所述第二导电类型，以使所述漏极扩散区 的掺杂浓度比含有所述漏极扩散区的所述RESURF区的掺杂浓度大至少 三倍；以及

SCR端子，其具有所述第一导电类型；

以使所述SCRMOS晶体管中的每个漏极结构都由RESURF区围绕。

5.根据权利要求4所述的集成电路，其中所述第一导电类型是p型 导电，并且所述第二导电类型是n型导电。

6.根据权利要求4所述的集成电路，其中所述第一导电类型是n型 导电，并且所述第二导电类型是p型导电。