[发明专利]复用串行媒体无关接口

说明书

背景技术

在网络设备（例如交换机）中，生产成本可能显著地受到在网络设备内的集成电路（IC）上使用的导体（例如引脚）的数目以及在电路（例如印刷电路板（PCB））上路由的信号的数目的影响。例如，包括以每秒10兆位（Mbps）操作的24端口和/或在媒体访问控制（MAC）电路与物理层（PHY）电路之间对接的100 Mbps（10/100）以太网的媒体无关接口（MII）可以包括384个引脚。其他接口可以以每秒一千兆位（Gbps）或更快地操作。

已经开发了减少了引脚数目的较新的接口，诸如精简的媒体无关接口（RMII）、串行媒体无关接口（SMII）以及串行千兆位媒体无关接口（SGMII）。RMII可以使用每个端口八个引脚，使得24端口交换机可以包括用于在MAC与PHY电路之间对接的192个引脚。SMII可以包括每个端口四个引脚，因此，24端口交换机可以包括96个引脚，加上四个附加时钟信号。可以将SGMII（例如10/100/1000 Mbps）设计成用于单个端口，并且每个PHY使用四个引脚，导致用于24个端口的96个引脚。

可以将MAC定位于半导体器件或“芯片”内。 MAC的一个功能可以是通过物理介质（例如光纤或导线）来传送数据。换言之，MAC可以是物理介质与设备中的更高层功能（例如操作系统、路由功能等）之间的接口。MAC可以通过使用将来自MAC的并行数据转换成串行数据以便通过物理介质来传输的串行器/解串器（SerDes）设备来与位于远程芯片上的其他设备（例如其他PHY电路）进行通信。SerDes还可以将接收到的串行数据转换成并行数据以供其关联MAC使用。

附图说明

图1是举例说明根据本公开的一个或多个实施例的用于处理数据的系统的示意图。

图2是举例说明根据本公开的一个或多个实施例的用于处理数据的系统的各部分的示意图。

具体实施方式

提供了用于复用串行媒体无关接口的系统、方法以及设备。用于处理数据的一个系统包括包含许多端口的以第一速率进行操作的物理层（PHY）电路、包括许多端口的以第一速率进行操作的媒体访问控制（MAC）电路，以及以大于第一速率的第二速率进行操作的MAC电路与PHY电路之间的复用串行媒体无关接口。该接口包括许多导体并被配置成经由PHY电路的每多达八个端口的四个导体来在MAC电路与PHY电路之间传送数据。

本文中的图遵循编号惯例，其中，第一数字或多个数字对应于图号且其余的数字识别图中的元件或部件。可以通过类似数字的使用来识别不同图之间的类似元件或部件。例如，108在图1中可以参考元件“08”，并且在图2中可以将类似元件参考为208-1、...、208-N。如将认识到的是，可以添加、交换和/或消除本文中的各种实施例中所示的元件，以便提供本公开的许多附加实施例。另外，如将认识到的是，在图中提供的元件的比例和相对尺度意图说明本公开的实施例，并且不应当以限制性意义来理解。如在本文中所使用的，“许多”某种东西可以指的是一个或多个此类东西。

如在本文中所使用的，特别是相对于图中的附图标记的指示符“N”、“M”和“P” ，指示本发明的一个或多个实施例可以包括有这样指定的许多特定特征。该指示符可以表示相同或不同数目的特定特征。

本公开的一个或多个实施例可以提供用于在一个或多个MAC电路与对应的一个或多个PHY电路之间以比PHY电路在系统外部传送数据的速率更快的速率来串行地传送数据的系统。例如，PHY电路和/或MAC电路可以以10或100 Mbps的速率进行操作且PHY电路与MAC电路之间的接口可以以至少1000 Mbps的速率来传送数据。

本公开可以通过使用用于PHY电路和/或MAC电路的每多达八个端口和/或信道的四个导体（例如引脚）来提供多端口MAC（MMAC）电路与多端口PHY（MPHY）电路之间的此类通信。显著地减少引脚的数目（例如与某些先前的方法相比）能够降低功率消耗和成本，并且能够通过减少在电路之间使用的信号的数目来改善系统的布局。在一个或多个实施例中，此类系统可以是网络交换机。

本公开的实施例可以包括用于处理数据的系统。此类系统可以是诸如交换机的网络设备。此类网络设备可以包括与存储器进行通信的处理器，并且可以包括网络芯片，其具有与许多网络端口相关联的硬件逻辑（例如，以专用集成电路（ASIC）的形式）。网络中的设备不限于许多端口、网络芯片和/或处理器或存储器资源的类型或尺寸。