[发明专利]锁存器电路、触发器电路以及分频器

权利要求书

1.一种锁存器电路（10），包括：

感测布置（12），所述感测布置（12）具有：

一个或多个感测晶体管（T1、T2），所述一个或多个感测晶体管（T1、T2）适于感测输入信号（D、Dn）并且适于基于所感测到的输入信号（D、Dn）来提供第一信号，以及

感测布置开关器件（16），所述感测布置开关器件（16）被连接或可连接到第一电流源（18），所述感测布置开关器件（16）适于基于第一时钟信号（CLK）来接通或断开到所述一个或多个感测晶体管（T1、T2）的电流；

其中所述锁存器电路（10）进一步包括存储布置（14），所述存储布置（14）具有：

一个或多个存储晶体管（T3、T4），所述一个或多个存储晶体管（T3、T4）适于存储所述第一信号并且适于基于所述第一信号来提供第二信号，以及

存储布置开关器件（20），所述存储布置开关器件（20）被连接或可连接到所述第一电流源（18）或第二电流源，所述存储布置开关器件（20）适于基于第二时钟信号（CLKn）来接通或断开到所述存储晶体管（T3、T4）的电流；

其中所述锁存器电路（10）进一步包括：

调谐布置（24），所述调谐布置（24）被连接或可连接到温度传感器（106、108），所述调谐布置适于基于由所述温度传感器（106、108）提供的温度信号来偏置所述感测布置（12）和/或所述存储布置（14）的电流。

2.根据权利要求1所述的锁存器电路，其中所述调谐布置（24）被连接或可连接到所述第一电流源、所述第二电流源或第三电流源（18）。

3.根据权利要求2所述的锁存器电路，其中所述调谐布置（24）提供用于偏置所述感测布置（12）和/或所述存储布置（14）的所述电流的调谐电流（I_T）。

4.根据权利要求1到3中的任何一个所述的锁存器电路，其中所述调谐布置（24）被连接到在所述感测布置（12）的感测部分和所述感测布置开关器件（16）之间的连接点和/或被连接到在所述存储布置（14）的存储部分和所述存储布置开关器件（20）之间的连接点以偏置所述感测布置（12）和/或所述存储布置（14）的所述电流。

5.根据权利要求1到4中的任何一个所述的锁存器电路，其中所述调谐布置（24）适于偏置所述感测布置（12）和/或所述存储布置（14）的所述电流水平（I_h、I_r），使得当所述感测布置开关器件（16）被断开时在所述感测布置（12）中的所述电流水平高于当存储布置开关器件（20）被断开时在所述存储布置（14）中的所述电流水平。

6.根据权利要求1到5中的一个所述的锁存器电路，其中所述调谐布置（24）适于在与通过所述存储布置开关器件（20）接通的所述电流的方向相反的方向上向所述存储布置（14）提供电流。

7.根据权利要求2到6中的一个所述的锁存器电路，其中所述调谐布置（24）提供用于控制调谐电流（I_T）的调谐电压（V_tune），所述调谐电压（V_tune）线性地取决于所述温度信号。

8.根据权利要求1到7中的一个所述的锁存器电路，其中所述调谐布置（24）包括温度传感器（106、108）。

9.一种触发器电路，包括两个或多个锁存器电路，所述锁存器电路中的至少一个是根据权利要求1到8中的一个所述的锁存器电路（10；102；104）。

10.一种分频器（100），包括根据权利要求1到8中的一个所述的至少一个锁存器电路（10；102；104）。

11.根据权利要求10所述的分频器，包括第一锁存器电路（102）和第二锁存器电路（104），所述第一锁存器电路（102）提供第一输出信号（Q、Q_n）作为所述第二锁存器电路（104）的输入信号（D_s、D_ns），所述第一锁存器电路（102）和/或所述第二锁存器电路（104）是根据权利要求1到8中的一个所述的锁存器电路（10）。

12.根据权利要求10或11所述的分频器，所述分频器（100）包括控制器件（110），所述控制器件（110）适于接收一个或多个温度传感器（106、108）的温度信号并且适于基于所述温度信号来控制锁存器电路（10；102；104）的一个或多个调谐布置（24）。