[发明专利]信息处理系统

权利要求书

1.一种信息处理系统，其特征在于，包含：

与总线连接的CPU；

与总线连接的设备；

被所述CPU或者所述设备访问的存储器；以及

设定消耗电力模式的电源模式控制电路，

所述电源模式控制电路基于表示所述CPU内的高速缓存的高速缓存命中或者高速缓存缺失的第1信息、和表示所述设备的激活状态或者非激活状态的第2信息，来设定所述消耗电力模式。

2.根据权利要求1所述的信息处理系统，其特征在于，

当所述第1信息表示高速缓存的高速缓存命中并且所述第2信息表示非激活状态时，所述电源模式控制电路设定低消耗电力模式。

3.根据权利要求1或者权利要求2所述的信息处理系统，其特征在于，

当所述第1信息表示高速缓存的高速缓存命中并且所述第2信息表示激活状态时，所述电源模式控制电路设定通常模式。

4.根据权利要求1至权利要求3中任一项所述的信息处理系统，其特征在于，

当所述第1信息表示高速缓存的高速缓存缺失并且所述第2信息表示非激活状态时，设定通常模式。

5.根据权利要求1至权利要求4中任一项所述的信息处理系统，其特征在于，

当所述第1信息表示高速缓存的高速缓存缺失并且所述第2信息表示激活状态时，所述电源模式控制电路基于表示所述总线的访问冲突状态或者非冲突状态的第3信息，来设定所述消耗电力模式。

6.根据权利要求1至权利要求5中任一项所述的信息处理系统，其特征在于，

当所述第3信息表示所述总线的访问非冲突状态时，所述电源模式控制电路设定成通常模式，当所述第3信息表示所述总线的访问冲突状态时，所述电源模式控制电路设定成超频时钟模式。

7.根据权利要求3或者权利要求5所述的信息处理系统，其特征在于，

所述设备包含DMA控制器，并被设定DMA传输模式。

8.根据权利要求5所述的信息处理系统，其特征在于，

当所述第3信息表示所述总线的访问冲突状态时，所述电源模式控制电路基于表示针对由所述CPU执行的处理是否存在时间限制的第4信息，来设定所述消耗电力模式。

9.根据权利要求8所述的信息处理系统，其特征在于，

当所述第4信息表示存在时间限制时，所述电源模式控制电路设定成超频时钟模式，当所述第4信息表示不存在时间限制时，所述电源模式控制电路设定成通常模式。

10.根据权利要求8所述的信息处理系统，其特征在于，

所述设备包含DMA控制器，当所述第4信息表示存在时间限制时，所述DMA控制器的传输单位被设定成所述总线的总线宽度，当所述第4信息表示不存在时间限制时，所述传输单位被设定成比所述总线的总线宽度小的值。

11.一种信息处理系统，其特征在于，包含：

与总线连接的CPU；

与总线连接的设备；

借助所述总线与所述CPU以及所述设备连接的存储器；

监视所述总线的访问的总线控制器；以及

基于来自所述总线控制器的设定信号来设定消耗电力模式的电源模式控制电路，

所述总线控制器包含：

检测表示所述CPU内的高速缓存的高速缓存命中或者高速缓存缺失的第1信息的第1电路；和

检测表示所述设备的激活状态或者非激活状态的第2信息的第2电路。

12.根据权利要求11所述的信息处理系统，其特征在于，

所述总线控制器包含检测所述CPU是否连续访问所述存储器的第3信息的第3电路。

13.根据权利要求11所述的信息处理系统，其特征在于，

所述总线控制器包含储存第4信息的第4电路，其中，所述第4信息表示针对所述CPU执行的处理是否存在时间限制。

14.根据权利要求11或者权利要求12所述的信息处理系统，其特征在于，

包含基于从所述第1电路输出的第1信息和从所述第2电路输出的第2信息来生成所述设定信号的第5电路。