[发明专利]并行差分编码电路

说明书

技术领域

本发明涉及在光纤传输装置、无线收发机等的通信装置中使用的并行差分编码电路。

背景技术

近年来，作为在光通信系统中实现超高速大容量的信号传输的方式，正在积极研究差分正交相移键控（Differential Quadrature Phase Shift Keying，DQPSK）等的相位调制技术、双极化正交相移键控（Dual-Polarized Quadrature Phase Shift Keying，DP-QPSK）等的数字相干技术。此外，以传输距离的进一步延伸为目标，也正在研究在传输的交替的符号中使用不同的正交偏振波的交替偏振差分相移键控（Alternate Polarization Differential Phase Shift keying，Apol-DPSK）的方式。

在光DPSK、DQPSK方式中，接收机使用如下检波器，该检波器利用了对传输的前后符号间相位差进行检测的延迟干涉计。因此，在发送机需要预先将发送数据分配给相位差的差分编码电路或称为预编码器的电路。此外，在数字相干方式中，以接收机具有的本地光来检测接收光的相位，但在发送侧的绝对相位是不明确的，不能复原数据。为了解决该问题，有时也利用即使初始相位不明也能够复原数据的差分编码。

例如，在现有的交替偏振差分相移键控（Alternate Polarization Differential Phase Shift keying，Apol-DPSK）方式中，通过使用按每1符号进行正交的偏振波，从而增强对自相位调制这一非线性效应导致的信号劣化的耐受性。在该系统中的接收机中，需要使每隔1符号接收的同一偏振波的光信号延迟干涉来提取数据。因此，相对于在通常的DPSK方式中实施对前后1符号之间的光信号相位差分配数据的差分编码，在Apol-DPSK方式中，需要使用在2符号间的差分编码电路。

差分编码处理利用高速数字电路来实现，但为了对相位差进行运算，必须在延迟元件中保持稍前输出的光信号相位的信息。因此，在差分编码电路中存在以符号率进行工作的反馈通路。在光通信中，由于位速率是40Gbps、100Gbps这样的超高速，所以要求该反馈通路以数十GHz进行工作，存在非常难以安装的问题。

为了应对该问题，考虑进行高速工作的各种各样的差分编码电路。例如，在专利文献1中，公开了通过将差分编码电路并行展开，从而降低数字电路的工作速度，能够以通常的LSI工艺进行数字电路安装的电路制作技术。

现有技术文献

专利文献

专利文献1：日本专利第3011235号公报。

发明内容

发明要解决的问题

可是，在上述专利文献1记载的那样的并行差分编码电路中，被差分编码处理后的数据在复用后按每1符号进行输出。因此，存在不能应对Apol-DPSK方式、Apol-DQPSK方式那样的需要2位延迟检波的长距离传输用格式的问题。

本发明正是为了解决上述问题点而完成的，其目的在于获得一种适于长距离传输用格式的并行差分编码电路。

用于解决课题的方案

本发明的并行差分编码电路，对并行输入数据进行差分编码，生成并行输出数据，其特征在于，具备：第1差分编码电路，对n（2≤n，n是整数）行的并行输入数据进行差分编码，生成n（2≤n，n是整数）行的并行输出数据；第2差分编码电路，对n（2≤n，n是整数）行的并行输入数据进行差分编码，生成n（2≤n，n是整数）行的并行输出数据；以及复用电路，将第1差分编码电路的并行输出数据和第2差分编码电路的并行输出数据交替地进行复用并输出。

发明的效果

由此，能够获得适于长距离传输用格式的并行差分编码电路。

附图说明

图1是表示本发明的实施方式1的并行差分编码电路的结构图。

图2是表示DPSK方式中的发送数据与光相位的关系的时间图。

图3是表示本发明的实施方式1的并行差分编码电路的工作的时间图。

图4是表示通过本发明的实施方式1的并行差分编码电路生成的复用串行输出的接收机处理工作的时间图。

图5是表示本发明的实施方式2的并行差分编码电路的结构图。

图6是表示本发明的实施方式3的并行差分编码电路的结构图。

图7是表示本发明的实施方式4的并行差分编码电路的结构图。

图8是表示本发明的实施方式4的并行差分编码电路中的差分编码电路具有的逻辑电路的电路图。

具体实施方式