[发明专利]基于多机协同架构的快速记录仪及自标定和多机协同方法

权利要求书

1.一种基于多机协同架构的快速记录仪，其特征在于：记录仪由第一信号调理模块、第二信号调理模块、第三信号调理模块、第四信号调理模块、第一下位机MCU模块、第二下位机MCU模块、双口RAM模块、基准电压源模块、模拟开关模块、上位机MCU模块、SDRAM模块、光电隔离模块、USB接口、显示模块组成；第一信号调理模块、第二信号调理模块与第一下位机MCU模块相连，第三信号调理模块、第四信号调理模块与第二下位机MCU模块相连，第一下位机MCU模块、第二下位机MCU模块与双口RAM模块、基准电压源模块、上位机MCU模块相连，基准电压源模块与模拟开关模块、第一信号调理模块、第二信号调理模块、第三信号调理模块、第四信号调理模块相连，模拟开关模块、双口RAM模块与上位机MCU模块相连，上位机MCU模块与SDRAM模块、光电隔离模块、显示模块相连，光电隔离模块与USB接口相连；上位机MCU模块、下位机MCU模块、双口RAM模块组成多机协同架构；双口RAM模块将存储空间分为8个8K×8bits的子空间，为第一下位机MCU模块的2个ADC和第二下位机MCU模块的2个ADC各分配一个采样数据缓存区和采样数据传输区，为每个ADC分配的采样数据缓存区和采样数据传输区定时切换；上电初始化时，离线构建每个ADC的自标定多项式；记录仪的第一路模拟输入信号经第一调理模块放大、滤波调理后至第一下位机MCU模块的第一个ADC、经第二调理模块放大、滤波调理后至第一下位机MCU模块的第二个ADC、经第三调理模块放大、滤波调理后至第二下位机MCU模块的第一个ADC、经第四调理模块放大、滤波调理后至第一下位机MCU模块的第二个ADC，第一、二下位机MCU模块接收来自上位机MCU模块的第10计数/定时器输出的时钟信号、并进行4个ADC同步采样和数字滤波、数字滤波处理后的采样数据写入双口RAM中与各ADC一 一对应的采样数据缓存区，上位机逐一读取双口RAM 中4个采样数据传输区的数据、写入SDRAM模块、定时切换双口RAM的采样数据缓存区和采样数据传输区，上位机根据上电初始化时离线构建的自标定多项式在线校正采样数据、显示采样数据、启动USB接口上传采样数据或转存U盘。

2.根据权利要求1所述的一种基于多机协同架构的快速记录仪，其特征在于所述的基准电压源模块、模拟开关模块、第一/二/三/四个信号调理模块、第一/二下位机MCU模块和上位机MCU模块的电路为：模拟电路电源Vcc与电容C1的一端、电容C2的一端、芯片ADR3433的Vin端相连，电容C1的另一端与电容C2的另一端并联后接地，芯片ADR3433的GND端接地，芯片ADR3433的Vout端与电阻R8的一端、电容C3的一端、电容C4的一端、芯片CD4051的7 IN/OUT端、第一下位机MCU模块的VREF0端、第一下位机MCU模块的VERF1端、第二下位机MCU模块的VREF0端、第二下位机MCU模块的VERF1端相连，电容C3的另一端、电容C4的另一端并联后接地，电阻R8的另一端与电阻R9的一端、芯片CD4051的6 IN/OUT端相连，电阻R9的另一端与电阻R10的一端、芯片CD4051的5 IN/OUT端相连，电阻R10的另一端与电阻R11的一端、芯片CD4051的4 IN/OUT端相连，电阻R11的另一端与电阻R12的一端、芯片CD4051的3 IN/OUT端相连，电阻R12的另一端与电阻R13的一端、芯片CD4051的2 IN/OUT端相连，电阻R13的另一端与电阻R14的一端、芯片CD4051的1 IN/OUT端相连，电阻R14的另一端与芯片CD4051的0 IN/OUT端并联后接地，芯片CD4051的OUT/IN端与第一信号调理模块的IN+端、第二信号调理模块的IN+端、第三信号调理模块的IN+端、第四信号调理模块的IN+端相连，芯片CD4051的INH端与上位机MCU模块的GPIO160端相连，芯片CD4051的C端与上位机MCU模块的GPIO161端相连；芯片CD4051的B端与上位机MCU模块的GPIO162端相连；芯片CD4051的A端与上位机MCU模块的GPIO163端相连，上位机MCU模块的GPT_10_PWM_ EVT与第一信号调理模块的CLK端、第二信号调理模块的CLK端、第三信号调理模块的CLK端、第四信号调理模块的CLK端、第一下位机MCU的CNVSTR0端、第一下位机MCU的CNVSTR1端、第二下位机MCU的CNVSTR0端、第二下位机MCU的CNVSTR1端相连，第一信号调理模块的IN-端与第一信号调理模块的GND端并联后接地，第一信号调理模块的OUT端与第一下位机MCU模块的AIN0端相连，第一信号调理模块的V+端与电容C6的一端、电容C7的一端、模拟电路电源Vcc相连，电容C7的另一端接地，第一信号调理模块的Rx端和第一信号调理模块的V-端并联后与模拟电路电源Vss、电容C6的另一端、电容C5的一端相连，电容C5的另一端接地，第二信号调理模块的IN-端与第二信号调理模块的GND端并联后接地，第二信号调理模块的OUT端与第一下位机MCU模块的AIN1端相连，第二信号调理模块的V+端与电容C9的一端、电容C10的一端、模拟电路电源Vcc相连，电容C10的另一端接地，第二信号调理模块的Rx端和第二信号调理模块的V-端并联后与模拟电路电源Vss、电容C9的另一端、电容C8的一端相连，电容C8的另一端接地，第三信号调理模块的IN-端与第三信号调理模块的GND端并联后接地，第三信号调理模块的OUT端与第二下位机MCU模块的AIN0端相连，第三信号调理模块的V+端与电容C12的一端、电容C13的一端、模拟电路电源Vcc相连，电容C13的另一端接地，第三信号调理模块的Rx端和第三信号调理模块的V-端并联后与模拟电路电源Vss、电容C12的另一端、电容C11的一端相连，电容C11的另一端接地，第四信号调理模块的IN-端与第四信号调理模块的GND端并联后接地，第四信号调理模块的OUT端与第二下位机MCU模块的AIN1端相连，第四信号调理模块的V+端与电容C15的一端、电容C16的一端、模拟电路电源Vcc相连，电容C16的另一端接地，第四信号调理模块的Rx端和第四信号调理模块的V-端并联后与模拟电路电源Vss、电容C15的另一端、电容C14的一端相连，电容C14的另一端接地。