[发明专利]叠封芯片的快速测试系统及方法

权利要求书

1.一种叠封芯片的快速测试系统，包括集成电路测试仪，其特征在于：

该集成电路测试仪配置有多组通道、多个顺序向量生成器、多个测试位控制器和一个时钟同步模块，每组通道对应一个顺序向量生成器；每个顺序向量生成器对应一个芯片单元，用于产生该芯片单元的测试向量；每个测试位控制器用于控制一个顺序向量生成器；时钟同步模块用于向各个测试位控制器提供同步时钟信号；

串转并电路模块，集成在叠封芯片内部，用于将不同芯片单元之间的串行连接转化为并行连接；

比较模块，用于比较芯片单元的响应值和期待值，判断各芯片单元及整个叠封芯片是否为良品。

2.一种基于权利要求1的系统实现的叠封芯片的快速测试方法，其特征在于，包括以下步骤：

1)向各顺序向量生成器发送同步时钟信号；

2)顺序向量生成器各自生成不同的测试向量，发送给叠封芯片；

3)叠封芯片内部进行串转并操作，将芯片单元之间的串行连接转换为并行连接；

4)将各个测试向量发送给对应的芯片单元；

5)将芯片单元产生的响应值和期待值进行比较，分别判断各个芯片单元是否为良品；

6)根据步骤5)的判断结果，综合判断整个叠封芯片是否为良品。