[发明专利]抗单粒子翻转高速低功耗锁存器

权利要求书

1.抗单粒子翻转高速低功耗锁存器，其特征在于，所述锁存器包括相交叉耦合的第一锁存器单元和第二锁存器单元，其中第一锁存器单元的时钟信号与第二锁存器单元的时钟信号互为反相，第一锁存器单元的数据信号与第二锁存器单元的数据信号互为反相；

当所述第一锁存器单元敏感点的存储数值翻转时，由所述第二锁存单元通过反馈将所述第一锁存器单元敏感点的存储数值恢复，当所述第二锁存器单元敏感点的存储数值翻转时，由所述第一锁存单元通过反馈将所述第二锁存器单元敏感点的存储数值恢复。

2.如权利要求1所述的锁存器，其特征在于：

所述第一锁存器单元包括：NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、PMOS管P1、PMOS管P2；其中，NMOS管N1的源极连接第一数据信号输入端子，NMOS管N1的漏极同时连接PMOS管P1的漏极、PMOS管P2的栅极和NMOS管N3的源极；NMOS管N2的源极连接第二数据信号输入端子，NMOS管N2的漏极同时连接PMOS管P2的漏极、PMOS管P1的栅极和NMOS管N4的源极；NMOS管N1和NMOS管N2的栅极均连接第一时钟信号输入端子；NMOS管N3和NMOS管N4的漏极均接参考电位；PMOS管P1和PMOS管P2的源极均连接至电源；

所述第二锁存器单元包括：PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6、NMOS管N5、PMOS管N6；其中，PMOS管P5的源极连接第三数据信号输入端子，PMOS管P5的漏极同时连接PMOS管P3的漏极、NMOS管N5的源极、NMOS管N3的栅极、NMOS管N6的栅极；PMOS管P6的源极连接第四数据信号输入端子，PMOS管P6的漏极同时连接PMOS管P4的漏极、NMOS管N6的源极、NMOS管N4的栅极、NMOS管N5的栅极；PMOS管P5和PMOS管P6的栅极均连接第二时钟信号输入端子；NMOS管N5和NMOS管N6的漏极均接参考电位；PMOS管P3和PMOS管P4的源极均连接至电源，PMOS管P3的栅极连接至NMOS管N3的源极，PMOS管P4的栅极连接至NMOS管N4的源极；

NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6的源极分别连接锁存器的第一输出端、第二输出端、第三输出端、第四输出端；

所述第一时钟信号输入端子和所述第二时钟信号输入端子接收的时钟信号互为反相，所述第一数据信号输入端子和所述第二数据信号输入端子接收的数据互为反相，所述第三数据信号输入端子和所述第四数据信号输入端子接收的数据互为反相，所述第一数据信号输入端子和所述第三数据信号输入端子接收的数据信号互为反相，所述第二数据信号输入端子和所述第四数据信号输入端子接收的数据信号互为反相。

3.如权利要求2所述的锁存器，其特征在于，所述PMOS管P1、PMOS管P2、NMOS管N5、NMOS管N6的尺寸大于PMOS管P3、PMOS管P4、NMOS管N3、NMOS管N4的尺寸。