[发明专利]集成电路装置及其制造方法

说明书

技术领域

本发明涉及一种集成电路装置及其制造方法，特别涉及一种集成电路装置及其制造方法，其在形成穿硅导电插塞(through-silicon via，TSV)之前接合(bonding)晶圆。

背景技术

集成电路装置的封装技术一直朝轻薄化与更具安装可靠性的方向研发。近年来，随着电子产品轻薄化与多功能性的要求，许多技术已经逐渐为此领域的人所熟知。

以内存装置为例，经由使用至少两芯片(chip)的堆叠方式，可通过半导体整合工艺，使生产具有比传统内存容量大两倍的内存变得可能。此外，堆叠封装不只提供增加内存容量的优势，亦增加安装密度及增加安装区域使用效率的优势。因此，关于堆叠封装技术的研究与开发已在逐渐加速。

以堆叠封装为例，TSV已经在此领域中被揭露。利用TSV技术的堆叠封装具有一TSV设置于芯片的结构，使得芯片可通过TSV与其它芯片以物理方式及电性方式彼此连接。一般而言，TSV的制造方法经由蚀刻技术而形成一贯穿基板的通孔，再以导电材料(例如铜)填满通孔。为了增加传输速度及制造高密度元件，具有数个集成电路装置(各具有TSV)的半导体晶圆的厚度必须予以减少。

US 7,683,459揭示一种混合式接合方法，用于具有TSV的晶圆堆叠，其中图案化的黏着层黏合堆叠中的相邻二片晶圆，而焊料则用以电气连接上晶圆的TSV底端至下晶圆的TSV顶端的焊垫。然而，在下晶圆的TSV顶端形成焊垫(bump pad)需要种晶工艺、电镀工艺、微影工艺以及蚀刻工艺，因此焊垫的制造相当复杂且昂贵。

发明内容

为了解决上述背景技术的问题，本发明提供一种集成电路装置及其制造方法，其在形成穿硅导电插塞之前接合晶圆，无需在下晶圆及堆叠晶圆之间形成焊垫，如此即可解决背景技术的焊垫制造相当复杂且昂贵问题。

本发明的一实施例揭示一种集成电路装置，包含一下晶圆、设置于该下晶圆上的至少一堆叠晶圆、以及至少一导电插塞，其贯穿该堆叠晶圆且深入该下晶圆，其中该下晶圆及该堆叠晶圆以一中间黏着层予以接合，且在该下晶圆及该堆叠晶圆之间没有焊垫。

在本发明的一实施例中，该集成电路装置的制造方法，包含形成一下晶圆、形成至少一堆叠晶圆、使用一中间黏着层接合该至少一堆叠晶圆至该下晶圆上、以及形成至少一导电插塞，其贯穿该堆叠晶圆且深入该下晶圆，其中没有在该下晶圆及该堆叠晶圆之间形成焊垫。

相较于US 7,683,459在每个晶圆上形成焊垫，本发明的实施例揭示的集成电路装置及其制造方法是先接合堆叠晶圆及下晶圆，再形成贯穿该堆叠晶圆且深入该下晶圆的导电插塞。如此本发明的实施例揭示的集成电路装置的制造方法无需在下晶圆及堆叠晶圆之间形成焊垫，解决背景技术的焊垫制造相当复杂且昂贵问题。

上文已相当广泛地概述本发明的技术特征及优点，以使下文的本发明详细描述得以获得较佳了解。构成本发明的权利要求标的的其它技术特征及优点将描述于下文。本发明所属技术领域中普通技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中普通技术人员亦应了解，这类等效建构无法脱离所附的权利要求范围所界定的本发明的精神和范围。

附图说明

通过参照前述说明及下列图式，本发明的技术特征及优点得以获得完全了解。

图1至图12是剖示图，例示本发明一实施例的集成电路装置的制造方法。

其中，附图标记说明如下：

10A    下晶圆

10B   堆叠晶圆

11    晶圆

13    有源元件

15    介电层

17    浅沟槽隔离结构

19    凹部

21    介电区块

23    凹槽

25    接触洞

27    接触插塞

29    内连线

30    连接结构

31    导电层

33    介电层

35    保护层

37    黏着层

39    载具

41    中间黏着层

43    通孔

45    种晶层

47    导电插塞

49    焊垫

100   集成电路结构

具体实施方式