[发明专利]提高逐次逼近ADC输出信噪比的转换和校准算法及ADC

说明书

技术领域

本发明主要应用于各类使用逐次逼近式原理完成转换过程的模数转换器中对转换器的输出结果进行修正，达到提高转换器整体输出信噪比的效果，属于模数转换器校准算法的技术领域。

背景技术

随着科技的飞速发展，现在数字信号的处理技术越来越成熟，我们现在可以使用强大、灵活而可靠的数字信号处理(DSP)器来完成对各类信息的处理操作。但是真实世界中的信号都是模拟量，在通过数字形式对模拟信号进行处理之前，我们首先需要把模拟信号变换为数字信号。因而模数转换器(ADC)就成为数模混合系统的重要组成部分。

逐次逼近式模数转换器(SAR ADC)是中等采样率，中等至高分辨率应用的常见结构。通过采用二分搜索算法不断缩小模拟输入信号可能的范围实现量化。SAR ADC的分辨率一般为8位至16位，具有低功耗、小尺寸等特点。这些特点使SARADC获得了很广的应用范围，例如便携式电池供电仪表、笔输入量化器、工业控制和数据信号采集器等。

对于SAR结构，比较器是一个关键部件。比较器的精度必须与整个ADC一样高。对于高精度的应用场合，比较器的输入噪声成为一个不可忽略的性能制约因素，导致ADC整体输出信噪比的下降。而设计具有较低输入噪声的比较器需要以消耗更多的版图面积和功耗为代价。因此，在不改变已有比较器输入噪声的前提下，通过简便的方法提高ADC整体输出信噪比具有实际应用价值。

发明内容

技术问题：本发明旨在给出一种能够在原有的逐次逼近式模数转换器的转换过程基础上通过少量的修改，在不改变已有比较器输入噪声的前提下，通过一定的校准算法额外的提高模数转换器整体的输出信噪比。

技术方案：发明针对逐次逼近式模数转换器的转换过程，提出一种改进的DAC电容阵列结构以及对应的控制逻辑和校准算法。在传统二进制权重DAC电容阵列的最后一个接固定电位的LSB单元电容C_c作为附加周期的DAC电容；同时，在原有SAR ADC比较周期完成之后再增加一次比较操作，并根据此次比较结果对原ADC量化结果输出进行校准，在统计意义上改善ADC的整体输出信噪比。

SAR ADC的工作原理是将外界输入电压信号不断的与内部的DAC产生的电压信号进行比较得到输出，内部DAC是SAR ADC的一个模块，本技术方案中提到的电容阵列均为内部DAC的组成部分。

本改进的ADC和传统的逐次逼近模数转换器相比，多了一个附加的校准周期，传统的逐次逼近ADC的工作原理以及电容阵列的连接方式和本文中所讲的校准周期之前的步骤一样，最低位比较完成即直接输出转换数字量。

有益效果：与现有技术相比，本发明的优点在于：

1、本发明所提出的校准算法所需要的电路无需在原有的二进制电容阵列基础上增加额外的DAC电容，只需要将原有电容阵列的最后一个接固定电位的LSB单元电容作为附加比较周期的DAC电容，具有硬件电路改动规模小的特点。

2、本发明所提出的校准算法通过逐次逼近式模数转换器原有的转换过程之后增加一次比较操作，并根据此次比较结果对原有量化结果输出进行修正。比较器增加一次比较操作所多消耗的功耗代价要优于传统结构通过重新设计具有更低噪声的比较器以达到相同的整体输出信噪比提升的功耗代价。

3、本发明所提出的校准算法根据原有转换过程的最后一次比较结果输出和附加的比较结果输出完成校准操作，所使用的校准算法具有方法简单，硬件实现代价小的优点。

附图说明

图1为本发明的带校准的n位逐次逼近型模数转换器框图；

图2为本发明的逐次逼近型模数转换器校准算法流程图；

图3为本发明的带校准算法的5位SAR ADC转换及校准时序图；

图4为本发明的校准算法对n位逐次逼近型模数转换器的信号噪声失真比的改善仿真曲线图；

具体实施方式

以下将结合附图和具体实例对本发明进行详细说明。实例以二进制权重电容式结构作为DAC的实现形式。但是对于以电阻式或者阻容混合式等其他方式实现的二进制权重形式的SAR ADC内部DAC，同样可以实现本校准算法。

如附图1所示，为带有校准模块的n位逐次逼近型模数转换器(SAR ADC)。校准模块与电容C_c及其开关电路共同实现ADC的校准。

以SAR ADC简化比较转换过程说明该ADC的转换及校准过程：

采样周期：

所有DAC电容的上极板接Vcm，上极板与比较器正输入端相连的DAC电容的下极板接差分输入信号正端Vip；上极板与比较器负输入端相连的DAC电容的下极板接差分输入信号负端Vin。