[发明专利]MB-OFDM系统中超快速并行扰码器与解扰器

权利要求书

1.一种应用于多带正交频分复用超宽带系统的扰码器与解扰器，其特征在于电路由16个D触发器（D0-D15）和16个两输入异或门（Xor0-Xor15）组成；其中，16个两输入异或门（Xor0-Xor15）的输出分别接在16个D触发器（D0-D15）的输入端口上；第一D触发器（D1）和第二D触发器（D2）的Q信号输出端接在第零两输入异或门（Xor0）的两个输入端口上第二D触发器（D2）和第三D触发器（D3）的Q信号输出端接在第一两输入异或门（Xor1）的两个输入端口上，第三D触发器（D3）和第四D触发器（D4）的Q信号输出端接在第二两输入异或门（Xor2）的两个输入端口上，第四D触发器（D4）和第五D触发器（D5）的Q信号输出端接在第三两输入异或门（Xor3）的两个输入端口上，第五D触发器（D5）和第六D触发器（D6）的Q信号输出端接在第四两输入异或门（Xor4）的两个输入端口上，第六D触发器（D6）和第七D触发器（D7）的Q信号输出端接在第五两输入异或门（Xor5）的两个输入端口上，第七D触发器（D7）和第八D触发器（D8）的Q信号输出端接在第六两输入异或门（Xor6）的两个输入端口上，第八D触发器（D8）和第九D触发器（D9）的Q信号输出端接在第七两输入异或门（Xor7）的两个输入端口上，第九D触发器（D9）和第十D触发器（D10）的Q信号输出端接在第八两输入异或门（Xor8）的两个输入端口上，第十D触发器（D10）和第十一D触发器（D11）的Q信号输出端接在第九两输入异或门（Xor9）的两个输入端口上，第十一D触发器（D11）和第四十二触发器（D12）的Q信号输出端接在第十两输入异或门（Xor10）的两个输入端口上，第十二D触发器（D12）和第十三D触发器（D13）的Q信号输出端接在第十一两输入异或门（Xor11）的两个输入端口上，第十三D触发器（D13）和第十四D触发器（D14）的Q信号输出端接在第十二两输入异或门（Xor12）的两个输入端口上，第十四D触发器（D14）和第十五D触发器（D15）的Q信号输出端接在第十三两输入异或门（Xor13）的两个输入端口上，第零D触发器（D0）和第二D触发器（D2）的Q信号输出端接在第十四两输入异或门（Xor14）的两个输入端口上，第一D触发器（D1）和第三D触发器（D3）的Q信号输出端接在第十五两输入异或门（Xor15）的两个输入端口上；16个D触发器（D0-D15）的时钟信号（CLK）都接系统的时钟信号，16个D触发器（D0-D15）的信号输出Q0-Q15为扰码器的16位伪随机输出序列；１６位并行输入信号与扰码器的１６位伪随机序列分别按位异或后，形成扰码后的信号输出；同样结构的解扰器的１６位伪随机序列与１６位并行扰码信号分别按位异或后实现解扰后的１６位并行信号输出。

2.根据权利要求1所述的扰码器与解扰器，其特征在于在一个时钟周期内扰码器与解扰器并行输出16位伪随机数据。