[发明专利]具有外延自对准光传感器的图像传感器

说明书

技术领域

本发明一般涉及图像传感器，且具体地但非排他地涉及互补金属氧化物半导体(CMOS)图像传感器。

背景技术

图像传感器广泛用于数字静态相机、蜂窝式电话、保安相机以及医疗、汽车及其它应用中。互补金属氧化物半导体(“CMOS”)技术用于在硅衬底上制造较低成本的图像传感器。在大量图像传感器中，被称为钉扎光电二极管的光电二极管结构由于其低噪声性能而得以使用。在这些常规光电二极管结构中，P+型掺杂层邻近转移栅极而离子植入于硅表面处或刚好植入于该硅表面下方。N型掺杂层亦邻近该转移栅极较深地离子植入至该P型掺杂硅衬底中。该N型层为储存远离通常存在缺陷的表面区域的电荷的隐埋层。P+型掺杂层的目的为使光电二极管表面上的缺陷钝化。P+型掺杂钉扎层、N型掺杂光电二极管区域及邻近转移栅极的边缘的相对位置应仔细地加以工程设计，以改良经由转移栅极进行的光电二极管电荷转移。此情形随着CMOS图像传感器(“CIS”)持续小型化而变得日益重要。

随着CIS持续小型化，其像素且主要其光电二极管区域的面积收缩，此情形导致较小的截获光且保持光生电荷的能力。另外，随着引入背侧照明式(“BSI”)图像传感器，其减薄的衬底尤其针对较长波长的光对光生电荷进一步施加限制，较长波长的光可穿过硅衬底而不被完全吸收。虽然制造技术的进步便于最小容许CMOS大小的减小，但形状置放的可变性(即，对准容限)的减小已经以较慢速率进行。图像延滞常常取决于N型掺杂光电二极管与其邻近转移栅极边缘之间的一致对准容限。

附图简单说明

图1(现有技术)为常规前侧照明式CMOS图像传感器像素的横截面图。

图2为根据一实施例的减小重迭可变性、减少离子植入相关缺陷并改良较长的可见光及红外线辐射吸收的结构的横截面图。

图3A至图3C为根据一实施例的用于形成光电二极管及像素的工艺的横截面图。

图4为说明根据一实施例的传感器的框图。

图5为说明根据一实施例的图像传感器阵列内的两个图像传感器像素的样本像素电路的电路图。

图6为说明根据一实施例的成像系统的框图。

具体描述

本文中描述具有改良的图像延滞、噪声及长波长敏感性特性的像素、图像传感器、成像系统，以及像素、图像传感器及成像系统的制造方法的实施例。在以下描述中，陈述众多特定细节以提供对这些实施例的透彻理解。然而，本领域技术人员将认识到，本文中所描述的技术可在无这些特定细节中的一个或多个的情况下或利用其它方法、组件、材料等来实践。在其它情形下，未详细展示或描述熟知的结构、材料或操作，以避免混淆某些方面。举例而言，虽然未加以说明，但应了解，图像传感器像素可包括安置在前侧或后侧上的多个材料层(例如，像素电路、介电层、金属叠层、滤色片、微透镜等)，以及用于制造CIS像素的其它常规层(例如，抗反射膜等)。此外，本文中所说明的图像传感器像素的所示横截面未必说明与每一像素相关联的像素电路。然而，应了解，每一像素可包括耦合至其用于执行多种功能(诸如，开始图像获取、重设积聚的图像电荷、转移出所获取的图像数据)的收集区域的像素电路。

遍及本说明书引用“一个实施例”或“一实施例”意思是，结合该实施例所描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，遍及本说明书在各处出现词组“在一个实施例中”或“在一实施例中”未必均指同一实施例。此外，可在一个或多个实施例中以任何合适方式组合特定特征、结构或特性。

图1说明常规CMOS图像传感器(“CIS”)像素100。CIS像素100的前侧为如下一侧，在该侧上像素电路在置于衬底105之上的外延(“epi”)层104内形成且由浅渠沟隔离区域(“STI”)107分离，并且用于重新分配信号的金属叠层110在该侧之上形成。像素电路亦可包括两侧上有间隔物125的转移栅极120。在该转移栅极的一侧上，形成了光电二极管区域(“PD”)130，其在转移栅极120下延伸。钉扎层135形成于PD区域130之上，且在含有STI 107的掺杂阱140之上延伸。在该转移栅极130的另一侧上，形成了另一掺杂阱141，其在转移栅极120下延伸。浮动二极管145邻近转移栅极120形成于掺杂阱141内。介电层150形成于转移栅极120、钉扎层135及浮动二极管145之上。