[发明专利]轻掺杂漏形成方法及形成轻掺杂漏时应用的掩膜

说明书

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种轻掺杂漏形成方法及形成轻掺杂漏时应用的掩膜。

背景技术

轻掺杂漏(Lightly Doped Drain，LDD)用于定义MOS器件的源漏扩展区。LDD杂质位于栅极下方紧贴沟道区边缘，为源漏区提供杂质浓度梯度。

通常应用离子注入方法形成所述轻掺杂漏。离子注入是将改变导电率的掺杂材料引入半导体衬底的标准技术。在离子注入系统中，所需要的掺杂材料在离子源中被离子化，离子被加速成具有规定能量的离子束后被引向半导体衬底的表面，离子束中的高能离子得以渗入半导体材料并且被镶嵌到半导体材料的晶格之中。

现有的轻掺杂漏的形成方法是在半导体衬底上形成栅氧化层和栅极之后，在半导体基底上形成掩膜，所述掩膜暴露出栅极区域和用于形成轻掺杂漏的区域，之后进行掺杂材料的注入，形成轻掺杂漏。

随着半导体器件尺寸的进一步减小，需要LDD离子注入的深度进一步增加，而掺杂材料的注入深度是由被注入半导体衬底的离子的能量决定的，因此，需要离子注入的能量进一步增加。不仅如此，热载流子效应得存在也要求增加离子注入的能量。

而另一方面，随着器件临界尺寸的减小，为降低栅极损耗，栅极的高度被逐渐减小，由此，在增大离子注入能量以消除所述热载流子效应时，所述减小的栅极的高度将使得具有更高能量的掺杂粒子穿透所述栅极，进入栅氧化层或穿透所述栅氧化层而进入导电沟道，破坏栅氧的完整性，继而不利于对导电沟道内电流的控制，导致器件可靠性的降低，以及，导致载流子迁移率的降低，继而影响器件电性能。

由此，如何抑制掺杂粒子穿透所述栅极进入栅氧化层甚至穿透栅氧化层进入导电沟道(穿透效应，punch through)，成为本领域技术人员亟待解决的问题。

发明内容

本发明提供了一种轻掺杂漏形成方法，可减少穿透效应的发生；本发明提供了一种形成轻掺杂漏时应用的掩膜，可减少所述掺杂粒子穿透效应的发生。

本发明提供的一种轻掺杂漏形成方法，包括：

在半导体基底上形成栅氧化层和栅极；

在形成栅极后的半导体基底上形成掩膜，所述掩膜覆盖所述栅极及部分所述半导体基底，暴露出所述轻掺杂漏区域所在表面；

进行离子注入，形成所述轻掺杂漏。

可选的，所述掩膜为光刻胶掩膜。

可选的，所述的栅极厚度为120至140埃，可选的，所述的离子注入工艺为P型离子注入，离子注入能量范围为60kev至90kev，离子注入剂量范围为2E12至1E13，离子注入的角度范围为7至30度。

本发明提供一种形成轻掺杂漏时应用的掩膜，所述掩膜覆盖部分半导体基底以及栅极，仅暴露出用于形成轻掺杂漏的区域，所述栅极位于栅氧化层上，所述栅氧化层位于半导体基底上。

所述的轻掺杂漏形成方法以及形成轻掺杂漏时应用的掩膜尤其适用于中压晶体管。

可选的，所述掩膜为光刻胶掩膜。

可选的，所述的栅极厚度为120至140埃，形成轻掺杂漏的工艺为：P型离子注入，离子注入能量范围为60kev至90kev，离子注入剂量范围为2E12至1E13，离子注入的角度范围为7至30度。

与现有技术相比，本发明具有以下优点：

根据本发明提供的方法，在形成所述轻掺杂漏的过程中，在栅极以及半导体基底上形成掩膜，仅仅暴露出用于形成轻掺杂漏的区域，在后续的离子注入工艺中，栅极被位于其上的掩膜保护，避免离子注入工艺中的掺杂离子穿透所述栅极进入栅氧化层或者栅氧化层下的沟道，影响半导体器件性能。

根据本发明提供的掩膜，覆盖部分半导体基底以及栅极，仅暴露出用于形成轻掺杂漏的区域，使得在在后续的离子注入工艺中，栅极被位于其上的掩膜保护，即使采用较高的离子注入能量，也可以避免离子注入工艺中的掺杂离子穿透所述栅极进入栅氧化层或者栅氧化层下的沟道，影响半导体器件性能。

附图说明

图1为本发明实施例的形成轻掺杂漏的流程示意图；

图2为本发明实施例的形成栅极后的半导体基底结构示意图；

图3为本发明实施例的形成掩膜后的半导体基底结构示意图；

图4为本发明实施例的形成轻掺杂漏后的半导体基底结构示意图；

图5为本发明实施例的形成轻掺杂漏时应用的掩膜的截面结构示意图；

图6为本发明实施例的形成轻掺杂漏时应用的掩膜的俯视图。

具体实施方式