[发明专利]隔离型LDMOS的制造方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种隔离型LDMOS的制造方法。

背景技术

随着减少成本，增加功能性的进一步需求，智能型功率高压器件向小尺寸设计发展成为趋势。降低器件的导通电阻(R_dson)和增加安全工作区(SOA)是其发展的主要目标。对于10V～100V的功率高压器件，新颖的器件结构，小的工艺特征尺寸和优化的工艺控制是目前降低器件的导通电阻(的几个发展方向。但是，小的工艺特征尺寸，如漏端硅基板(drain sideActive)的开口面积的减小，都会导致器件在开启状态下的电流密度增加，在强电场的作用下诱发Kick效应，从而导致安全工作区(SOA)的急剧恶化。这是目前智能型功率高压器件研发中急需克服的难点。

如图1所示为现有N型隔离型横向扩散金属氧化物半导体晶体管(LDMOS)的结构示意图，现有N型隔离型LDMOS形成于P型硅衬底上，包括形成于所述P型硅衬底中的深N阱(DNW)、形成于所述深N阱中的高压P阱(HV-PW)，在所述P型硅衬底上还形成有多个浅沟槽隔离(STI)，各所述浅沟槽隔离用于实现各区域间的隔离。在所述P型硅衬底上形成有栅极，所述栅极为多晶硅栅，所述栅极和所述P型硅衬底表面隔离有栅氧化层；所述栅极和所述栅氧化层覆盖了形成于其下方的一个所述浅沟槽隔离的部分区域、以及覆盖了部分所述高压P阱、以及位于所述高压P阱和所述栅极下方的所述浅沟槽隔离间的所述深N阱。在所述栅极一侧的所述高压P阱中形成有源区，所述源区为一N+离子注入区；在所述栅极另一侧、且和所述栅极下方的所述浅沟槽隔离相邻接的所述深N阱中形成有漏区，所述漏区也为一N+离子注入区。所述栅极所覆盖的所述高压P阱部分为沟道区、在所述沟道区和所述漏区间的所述深N阱为漂移区。所述源区、所述漏区上方分别引出源极和漏极。所述高压P阱中形成有一P+离子注入区，该P+离子注入区和所述源区隔离有一所述浅沟槽隔离，在所述P+离子注入区上引出沟道电极。在所述P型硅衬底上还形成有由低压P阱组成的隔离环，所述隔离环将所述深N阱围绕起来，所述隔离环和所述深N阱中的各区域隔离有所述浅沟槽隔离，所述隔离环通过P+离子注入区引出。

现有N型隔离型LDMOS在尺寸缩小时，在如图1中虚线框中电场强度分布可以通过仿真模拟出来，根据仿真结果可知在所述漏区和所述浅沟槽隔离接触位置处的会产生强电场，在该处的强电场的作用下会诱发Kick效应，从而导致安全工作区(SOA)的急剧恶化。

发明内容

本发明所要解决的技术问题是提供一种隔离型LDMOS的制造方法，能增加器件的安全工作区域、且工艺简单、容易实现。

为解决上述技术问题，本发明提供的隔离型LDMOS的制造方法包括如下步骤：

步骤一、在版图设计过程中，对所述隔离型LDMOS的漏区的离子注入版图进行变动，使所述漏区的离子注入区和栅极下方的浅沟槽隔离间相隔一横向距离一。

步骤二、在生产过程中，采用步骤一中所设计的所述漏区的离子注入版图进行所述漏区的离子注入。

更进一步的改进是，所述横向距离一的大小为0.2μm～0.5μm。

更进一步的改进是，步骤二包括如下步骤：

步骤二A、在一P型硅衬底上进行N型离子注入形成深N阱。

步骤二B、采用高压P阱的离子注入工艺在所述深N阱中形成高压P阱。

步骤二C、在所述P型硅衬底上形成浅沟槽，在所述浅沟槽中填入氧化硅形成浅沟槽隔离；所述浅沟槽隔离包括多个，用于实现各区域间的隔离。在要形成栅极区域的下方的所述浅沟槽隔离位于所述深N阱中、且和所述高压P阱相隔一定距离。

步骤二D、在所述P型硅衬底上形成栅极，所述栅极为多晶硅栅极，所述栅极和所述P型硅衬底表面相隔有栅氧化层，所述栅极横向覆盖了部分所述高压P阱、部分所述栅极下方的所述浅沟槽隔离、以及所述栅极覆盖的所述高压P阱和所述浅沟槽隔离间的深N阱；所述栅极所覆盖的所述高压P阱形成沟道区。

步骤二E、通过源漏离子注入形成源区和漏区；所述漏区的位置通过步骤一中所设计的所述漏区的离子注入版图进行定义；使所述漏区位于所述深N阱中、且所述漏区和所述栅极覆盖的所述浅沟槽隔离间相隔所述横向距离一；所述源区位于所述高压P阱中并和所述栅极相邻。

步骤二中不包括在所述源区、所述漏区和所述栅极的表面形成硅合金化的步骤。