[发明专利]在一总线上操作闪存的方法

说明书

技术领域

本发明有关于一种操作闪存的方法，特别是指一种在一总线上操作二颗闪存的方法。

背景技术

请参照图1，图1为在时间轴上说明当主机(host)对一颗闪存做读取动作时，就绪/忙碌(ready/busy)信号、读取致能(read enable)及芯片致能(chipenable)信号的示意图。如图1所示，当主机致能的读取指令结束时，就绪/忙碌(ready/busy)信号R/B会进入忙碌等待时间(busy waiting time)T2。当忙碌等待时间T2结束后，主机开始切换(toggle)读取致能信号RE。而每切换一次读取致能信号RE，即可根据读取指令内的数据储存位置(address)，读取一笔闪存内储存的数据。当开始切换读取致能信号RE时，芯片致能信号CE由逻辑高电位转为逻辑低电位。另外，在闪存的操作规范中，读取数据的时间T3大于忙碌等待时间T2，而忙碌等待时间T2大于读取指令的时间T1。

请参照图2，图2为在时间轴上说明现有技术利用忙碌等待时间的时间间隔，主机同时对二颗闪存做读取动作的示意图。如图2所示，在总线上对应于第一颗闪存的读取指令A结束时，因为对应于第一颗闪存的就绪/忙碌信号ch0AR/B进入忙碌等待时间BWT1，所以主机可利用忙碌等待时间BWT1的时间间隔，致能对应于第二颗闪存的读取指令B。当忙碌等待时间BWT1结束后，主机开始读取第一颗闪存内储存的数据F1Data。当主机结束读取第一颗闪存内储存的数据F1Data，对应于第二颗闪存的忙碌等待时间BWT2亦已结束，所以主机可立刻读取第二颗闪存内储存的数据F2Data。当主机结束读取第二颗闪存内储存的数据F2Data时，主机可再次致能读取指令A。如此，重复上述步骤，主机即可在同一总线上操作二颗闪存。

虽然，主机透过上述现有技术可在同一总线上操作二颗闪存。但如图2所示，在总线上所传输的数据排得不够紧密，亦即总线会有一些闲置时间。因此，现有技术的操作效率并没有达到在同一总线上操作二颗闪存的最佳效率。

发明内容

本发明的一实施例提供一种操作闪存的方法。该方法包含致能一第一闪存的读取指令，以使该第一闪存的就绪/忙碌信号进入一忙碌等待时间；于该第一闪存的读取指令完成致能之后，致能一第二闪存的读取指令；当该忙碌等待时间结束时，开始读取该第一闪存的数据；当该第一闪存的数据读取完毕时，重新致能该第一闪存的读取指令；当该第一闪存的读取指令完成重新致能时，开始读取该第二闪存的数据；及当该第二闪存的数据读取完毕时，重新致能该第二闪存的读取指令。

本发明所提供的一种操作闪存的方法，该方法操作二闪存的顺序为一开始是致能一第一闪存的读取指令、致能一第二闪存的读取指令，往后都是重复读取该第一闪存的数据、致能该第一闪存的读取指令、读取该第二闪存的数据及致能该第二闪存的读取指令的步骤。因此，本发明在一总线上所传输的数据会比先前技术排列得更紧密，更有效率。

附图说明

图1为在时间轴上说明当主机对一颗闪存做读取动作时，就绪/忙碌信号、读取致能及芯片致能信号的示意图；

图2为在时间轴上说明先前技术利用忙碌等待时间的时间间隔，主机同时对二颗闪存做读取动作的示意图；

图3为本发明的一实施例提供一种在一总线上操作二颗闪存的方法的流程图；

图4为图3方法的时序图。

其中，附图标记：

T1读取指令时间

T2、BWT1、BWT2忙碌等待时间

T3读取数据时间

R/B、ch0AR/B、ch0BR/B就绪/忙碌信号

RE、REA、REB读取致能信号

CE、CEA、CEB芯片致能信号

F1Data、F2Data资料

30-40步骤

ΔT1、ΔT2周期

具体实施方式

请参照图3及图4，图3为本发明的一实施例提供一种在一总线上操作二颗闪存的方法的流程图，图4系图3方法的时序图。图3的方法的详细步骤如下：

步骤30：开始；

步骤32：主机(host)致能第一闪存的读取指令A；

步骤34：当第一闪存的读取指令A完成致能之后，主机致能第二闪存的读取指令B；

步骤36：当第一闪存的就绪/忙碌信号ch0AR/B的忙碌等待时间BWT1结束时，主机开始读取第一闪存的数据F1Data；

步骤38：当第一闪存的数据F1Data读取完毕时，主机重新致能第一闪存的读取指令A；