[发明专利]适应用于UHF RFID无源标签芯片的差分结构单栅存储器

权利要求书

1.一种适应用于UHF RFID无源标签芯片的差分结构单栅存储器，包括多个存储单元，其特征在于，每个存储单元包括两个完全相同的模块(A)和模块(B)，每个模块包括：擦除晶体管，编程晶体管，译码晶体管以及耦合晶体管；模块(A)的耦合晶体管(A40)的源极、漏极与其衬底连接在一起，构成耦合端子(ACO)；模块(B)的耦合晶体管(B40)的源极、漏极与衬底连接在一起，构成耦合端子(BCO)；模块(A)的擦除晶体管(A10)的源极、漏极与衬底连接在一起，构成擦除端子(AER)；模块(B)的擦除晶体管(B10)的源极、漏极与衬底连接在一起，构成擦除端子(BER)；模块(A)的编程晶体管(A20)的源极与衬底连接在一起，构成编程端子(APR)；模块(B)的编程晶体管(B20)的源极与衬底连接在一起，构成编程端子(BPR)；模块(A)的译码晶体管(A30)的源极和衬底分别与编程晶体管(A20)的漏极和衬底连接，译码晶体管(A30)的漏极作为数据输出端子(ADO)，输出数据；模块(B)的译码晶体管(B30)的源极和衬底分别与编程晶体管(B20)的漏极和衬底连接，译码晶体管(B30)的漏极作为数据输出端子(BDO)，输出数据；译码晶体管(A30)的栅极作为译码端子(ADE)；译码晶体管(B30)的栅极作为译码端子(BDE)；模块(A)的耦合晶体管(A40)、编程晶体管(A20)和擦除晶体管(A10)三管的栅极并接，形成浮栅(A0)；模块(B)的耦合晶体管(B40)、编程晶体管(B20)和擦除晶体管(B10)三管的栅极并接，形成浮栅(B0)；模块(A)的编程端子(APR)与模块(B)的编程端子(BPR)连接在一起作为存储单元的编程端子(PR)，模块(A)的擦除端子(AER)与模块(B)的擦除端子(BER)连接在一起作为存储单元的擦除端子(ER)，模块(A)的译码端子(ADE)与模块(B)的译码端子(BDE)连接在一起作为存储单元的译码端子(DE)。

2.如权利要求1所述的差分结构单栅存储器，其特征在于所述擦除晶体管(A10)的栅极区与编程晶体管(A20)的栅极区面积均小于耦合晶体管(A40)的栅极区面积，所述擦除晶体管(B10)的栅极区与编程晶体管(B20)的栅极区面积均小于耦合晶体管(B40)的栅极区面积。

3.如权利要求1所述的差分结构单栅存储器，其特征在于编程晶体管(A20)、编程晶体管(B20)、耦合晶体管(A40)、耦合晶体管(B40)、译码晶体管(A30)、译码晶体管(B30)、擦除晶体管(A10)和擦除晶体管(B10)均采用PMOS晶体管。

4.如权利要求1或2所述的差分结构单栅存储器，其特征在于擦除晶体管(A10)驻留在第一N阱(110)中，耦合晶体管(A40)驻留在第二N阱(140)中，编程晶体管(A20)、编程晶体管(B20)、译码晶体管(A30)与译码晶体管(B30)驻留在第三N阱(130)中，耦合晶体管(B40)驻留在第四N阱(140)中，擦除晶体管(B10)驻留在第五N阱(150)中。

5.如权利要求1或2或3所述的差分结构单栅存储器，其特征在于编程晶体管(A20)、编程晶体管(B20)、译码晶体管(A30)、译码晶体管(B30)、耦合晶体管(A40)、耦合晶体管(B40)、擦除晶体管(A10)和擦除晶体管(B10)，它们的栅极氧化物厚度相同。

6.如权利要求1所述的差分结构单栅存储器，其特征在于模块(A)的编程端子(APR)、擦除端子(AER)和耦合端子(ACO)，这三个端子容性耦合的电势，叠加后形成浮栅(A0)上的电势；模块(B)的编程端子(BPR)、擦除端子(BER)和耦合端子(BCO)，这三个端子容性耦合的电势，叠加后形成浮栅(B0)上的电势。

7.如权利要求1所述的差分结构单栅存储器，其特征在于编程晶体管(A20)、编程晶体管(B20)、译码晶体管(A30)、译码晶体管(B30)、耦合晶体管(A40)耦合晶体管(B40)、擦除晶体管(A10)和擦除晶体管(B10)均为单栅结构。