[发明专利]基于SDIO接口的多媒体信息协处理设备及其通信方法

权利要求书

1.一种基于SDIO接口的多媒体信息协处理设备，其特征在于包括：

外部接口模块(111)，该接口用于连接具有符合SD规范和SDIO规范接口的主机(12)；

主控模块(112)，与所述主机(12)进行通信过程中，负责接收、解析、执行和回复主机(12)的命令，实现对主机(12)发送过来的数据进行存储或/和处理，接收和发送数据过程中利用主控模块(112)内部的FIFO存储器缓存数据流；

多媒体信息协处理器(113)，当被主控模块(112)置位后，执行相应的多媒体信息处理算法，以硬件架构实现多媒体信息的编码和解码功能；

闪存介质(114)，用于存储主机(12)发送的数据；

所述主控模块(112)分别与外部接口模块(111)、闪存介质(114)和多媒体信息协处理器(113)相连，多媒体信息协处理器(113)还与闪存介质(114)相连。

2.根据权利要求1所述的基于SDIO接口的多媒体信息协处理设备，其特征在于所述外部接口模块(111)与主控模块(112)之间通过32位的数据总线和40位的命令总线相连，主控模块(112)与闪存介质(114)之间通过32位的数据总线和32位的地址总线相连，主控模块(112)与多媒体信息协处理器(113)之间通过32位的数据总线和40位的命令总线相连，多媒体信息协处理器(113)与闪存介质(114)之间通过32位的数据总线和32位的地址总线相连。

3.根据权利要求1所述的基于SDIO接口的多媒体信息协处理设备，其特征在于所述外部接口模块(111)的接口包括MMC接口、Mini SD接口和Micro SD接口。

4.根据权利要求1所述的基于SDIO接口的多媒体信息协处理设备，其特征在于所述主控模块(112)校对并生成与主机(12)通信过程中命令、数据的CRC校验信息。

5.根据权利要求1所述的基于SDIO接口的多媒体信息协处理设备，其特征在于所述的主控模块(112)包含以下寄存器：

状态寄存器：用于指示状态信息；

命令寄存器：用于产生命令；

控制寄存器：用于置位/复位控制信号；

ID寄存器：用于存储所述设备的生产商和编号信息。

6.根据权利要求5所述的基于SDIO接口的多媒体信息协处理设备，其特征在于所述主控模块(112)负责接收、解析、执行和回复主机(12)的命令具体为：

命令接收：正常上电后，主控模块(112)处于空闲状态，就开始接收主机(12)命令；

命令解析：对接收到的主机(12)的命令进行解析，主要用来实现四种类型的数据操作，分别为主机(12)直接把数据写入闪存介质(114)、主机(12)发送的数据先进行多媒体信息的编码或解码处理再写入闪存介质(114)、主机(12)直接读取闪存介质(114)存储的数据、闪存介质(114)存储的数据先进行编码或解码处理再被读入主机(12)；

命令执行：根据解析到的命令，检查相关状态寄存器的值，将控制信号写入控制寄存器，进行置位/复位读有效信号、写有效信号、多媒体信息协处理器(113)片选信号，生成闪存介质(114)的读/写地址等对应操作；

命令回复：命令解析、执行后对主机(12)执行应答，通过查询寄存器的值，生成回复命令数据包回复主机(12)。

7.根据权利要求1所述的基于SDIO接口的多媒体信息协处理设备，其特征在于主控模块(112)内部的FIFO存储器包括接收FIFO和发送FIFO，主控模块(112)中的接收FIFO用于缓存从主机(12)接收的数据，发送FIFO用于缓存向主机(12)发送的数据，当接收FIFO为满时，禁止接收主机(12)发送的数据；当发送FIFO为空时，禁止向主机(12)发送数据。

8.根据权利要求1所述的基于SDIO接口的多媒体信息协处理设备，其特征在于所述主控模块(112)用ARM微处理器、可编程逻辑器件FPGA/CPLD或单片机编程实现。