[发明专利]锁相环及其快速锁定装置

说明书

技术领域

本发明涉及锁相环，特别是指一种锁相环的快速锁定装置以及安装有该快速锁定装置的锁相环。

背景技术

锁相环(PLL，Phase Locked Loop)被广泛应用于系统级芯片(SOC，System on Chip)中，以提供精确且稳定的时钟信号。图1为现有技术的锁相环结构示意图，包括：鉴频鉴相器(PFD，Phase Frequency Detector)11、电荷泵(CP，Charge Pump)12、环路滤波器(LP，Loop Filter)13、压控振荡器(VCO，Voltage Control Oscillator)14和分频器(Divider)15。

鉴频鉴相器11检测参考时钟信号F_ref和反馈时钟信号F_fb的频差和相差，产生脉冲控制信号UP、DN，并送入电荷泵12；在电荷泵12中脉冲控制信号UP、DN被转换成电流I_p对环路滤波器13的电容C_p进行充放电，环路滤波器13产生控制电压V_ctrl送入压控振荡器14；压控振荡器14在控制电压V_ctrl升高时加快输出时钟信号F_out的振荡频率，在控制电压V_ctrl降低时减慢输出时钟信号F_out的振荡频率。压控振荡器14的输出时钟信号F_out经过分频器15产生反馈时钟信号F_fb，整个系统形成一个反馈系统，输出时钟信号F_out的频率和相位被锁定到固定频率和相位，锁相环进入锁定状态。

其中，对于现有技术的鉴频鉴相器11，比较其输入信号：参考时钟信号F_ref和反馈时钟信号F_fb。当参考时钟信号F_ref的频率比反馈时钟信号F_fb的频率快时，鉴频鉴相器11的输出的脉冲控制信号UP的上升沿超前于DN的上升沿；反之，当反馈时钟信号F_fb的频率比参考时钟信号F_ref的频率快时，鉴频鉴相器11的输出的脉冲控制信号DN的上升沿超前于UP的上升沿。

对于锁相环来说，其锁定时间是一个重要特征，尤其是在通信通道开关模式下。比如说在GSM手机通信中，他们经常要做一个通信信道切换，每一次切换，里面的锁相环都需要重新锁定一次。因此，对锁相环的锁定时间进行缩短，是我们研究的一个课题。

发明内容

本发明解决的问题是，提供一种锁相环的快速锁定装置以及安装有该快速锁定装置的锁相环，对锁相环的锁定时间进行缩短。

为解决上述问题，本发明提供一种锁相环的快速锁定装置，用于锁相环的快速锁定，所述锁相环至少包括电荷泵、环路滤波器，快速锁定装置包括：

第一分频器，接收所述锁相环的参考时钟信号，进行第一倍数的分频，产生快速参考时钟信号；

第二分频器，接收所述锁相环的反馈时钟信号，进行第二倍数的分频，产生快速反馈时钟信号，其中，所述第二倍数小于所述第一倍数；

快速鉴频鉴相器，与第一分频器和第二分频器相连，对所述快速参考时钟信号的频率和所述快速反馈时钟信号的频率进行比较，依据频率比较结果产生相应的第一快速脉冲控制信号及第二快速脉冲控制信号，以及与频率比较结果对应的开关控制信号；

快速电荷泵，与快速鉴频鉴相器相连，接收所述第一快速脉冲控制信号及所述第二快速脉冲控制信号，将所述第一快速脉冲控制信号及所述第二快速脉冲控制信号转化为快速充电电流；

开关，与快速电荷泵及快速鉴频鉴相器相连，接收所述开关控制信号并对应切换闭合和断开状态，在闭合状态时控制所述快速充电电流对所述锁相环的环路滤波器的电容进行充电。

可选地，所述第一倍数为3、4或5，所述第二倍数依序对应为2、3或4。

可选地，述快速鉴频鉴相器包括基本鉴频鉴相器和开关控制电路；所述基本鉴频鉴相器接收所述快速参考时钟信号和所述快速反馈时钟信号，依据所述快速参考时钟信号和所述快速反馈时钟信号的频率比较结果产生第一快速脉冲控制信号及第二快速脉冲控制信号；所述开关控制电路与所述基本鉴频鉴相器相连，接收所述第一快速脉冲控制信号及所述第二快速脉冲控制信号，依据所述第二快速脉冲控制信号及所述第一快速脉冲控制信号，判断所述快速反馈时钟信号的频率是否比所述快速参考时钟信号的频率快，若是，则产生断开开关的开关控制信号，若否，则产生闭合开关的开关控制信号。