[发明专利]具有改进的信号传输的多芯片封装

说明书

相关申请的交叉引用

本申请要求2010年2月26日提交的韩国专利申请No.10-2010-0017458的优先权，其全部内容通过引用合并于此。

技术领域

本发明涉及一种半导体集成电路，更具体而言，涉及一种多芯片封装(MCP)。

背景技术

MCP是用于多个芯片的封装，并且可以用于根据应用产品而将存储芯片和非存储芯片结合。MCP有助于提高移动设备诸如移动电话的面积效率。

有多种制造MCP的方法。例如，在3D层叠法中，多个芯片垂直地层叠，并且经由穿通硅通孔(TSV)而相互电耦合。

由于利用3D层叠法制造的MCP不需要用于耦合芯片的金属线，因此可以实现小型化、高速以及低功耗。相应地，对MCP的需求越来对多。然而，当使用TSV时，可能会产生信号失真。

因此，为了解决3D层叠法中的问题，可以在多个芯片之上形成能够执行无线传输的电感焊盘(inductor pad)，从而可以执行相应芯片之间的信号传输。

然而，在MCP包括电感焊盘的情况下，相应电感焊盘之间的距离太小。因此，难以防止由于相邻的电感焊盘而造成的信号干扰以及所导致的失真。另外，信号传输速度可能会降低。

发明内容

下文描述能够提高层叠的封装之间的信号传输速度的MCP。

在本发明的一个实施例中，提供一种包括其中层叠多个芯片的MCP。芯片中的每个包括多个电感焊盘，所述多个电感焊盘被配置为传输功率或信号，并且第一电感焊盘和第二电感焊盘形成在非末端电感焊盘的基准电感焊盘的两侧，以产生沿相互不同的方向的磁通量。

在本发明的另一个实施例中，提供一种包括其中层叠多个芯片的MCP。芯片中的每个包括多个电感焊盘，所述多个电感焊盘被配置为无线传输功率或信号，并且电感焊盘包括第一电感焊盘和第二电感焊盘，其中第一电感焊盘形成在基准电感焊盘的一侧并被配置为产生沿与基准电感焊盘相同方向的磁通量，而第二电感焊盘形成在基准电感焊盘的另一侧并被配置为产生沿与基准电感焊盘的磁通量不同方向的磁通量。

在本发明的又一个实施例中，提供一种包括其中层叠多个芯片的MCP。芯片中的每个包括被顺序地组成对的多个电感焊盘，并且电感焊盘中的一对产生沿与电感焊盘中的相邻的一对电感焊盘不同方向的磁通量。

附图说明

结合附图来描述特征、方面和实施例，其中：

图1是根据本发明一个实施例的MCP的立体图；

图2是根据本发明一个实施例的MCP的剖面图；

图3是根据本发明另一个实施例的MCP的电感焊盘的平面图；

图4A和图4B是示出根据本发明一个实施例的MCP的电感焊盘的磁通量和电流方向的图；以及

图5A和图5B是示出设置在根据本发明一个实施例的MCP的电感焊盘上的线圈形状的图。

具体实施方式

在下文中，通过示例性的实施例，结合附图来描述根据本发明的多芯片封装(MCP)。

图1是根据本发明的一个实施例的MCP的立体图。图2是根据本发明的一个实施例的MCP的剖面图。

参见图1和图2，根据该实施例的MCP 100包括多个芯片110和多个电感焊盘120。

如图2所示，芯片110包括顺序地层叠在衬底116上的上芯片114和下芯片112。上芯片114和下芯片112可以是不同类型的芯片，或者是同一类型的芯片。

上芯片114和下芯片112包括分别在相对应的位置形成的上芯片电感焊盘120a和下芯片电感焊盘120b，以具有相同的电流方向和磁通量方向。

另一方面，形成在上芯片114和下芯片112的每个上的电感焊盘可以具有互不相同的电流方向和磁通量方向。更具体而言，上芯片电感焊盘120a形成在上芯片114上，下芯片电感焊盘120b形成在下芯片112上。

在此实施例中，使用包括上芯片114和下芯片112的层叠法。但是并不局限于此，也可以使用将三个或更多个芯片层叠的层叠法。

为了驱动上芯片114和下芯片112，需要多个信号。可以从下芯片112和上芯片114的外部输入信号，或在上芯片114和下芯片112中内部地产生所述信号。

电感焊盘120用于在上芯片114与下芯片112之间传输信号或功率。电感焊盘120可以分别在上芯片114和下芯片112上被布置成线形。电感焊盘120的布置方式并不局限于此实施例中所描述的情况。例如，电感焊盘120可以如图3所示被设置成曲折形。也可以适当地使用其他的布置方式。