[发明专利]沟槽式MOS器件的工艺监控方法及装置

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种沟槽式MOS器件的工艺监控方法及装置。

背景技术

随着半导体技术的不断发展，功率器件(Power Device)作为一种新型器件，被广泛应用于如磁盘驱动、汽车电子等领域。功率器件需要能够承受较大的电压、电流以及功率负载，例如输出整流器要求能够在输入20V电压而输出大约3.3V电压和输入10V电压而输出大约1.5V电压；并且要求能够具有10V至50V范围的衰竭电压。而现有的MOS晶体管等器件无法满足上述需求，例如肖特基二极管(Schottky diodes)的衰竭电压范围大约在0.5V，因此，为了满足应用的需要，各种功率器件成为关注的焦点。

功率器件具有输入阻抗高、低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等优点。常用的功率器件有沟槽式MOS器件(Trench MOS)、平面扩散式MOS器件等，图1示出了现有技术的一种沟槽式MOS器件的剖面示意图。

如图1所示，该结构包括：N⁺掺杂的半导体基底10；形成在半导体基底10上的外延层11，所述外延层11为N^-掺杂；形成在所述外延层11表面的掺杂阱12，所述掺杂阱12为P型掺杂；贯穿所述掺杂阱12的沟槽；栅介质层13，覆盖所述沟槽的底部和侧壁；栅电极14，形成在所述栅介质层13上，填满所述沟槽；源区15和源区17，形成在所述沟槽两侧的掺杂阱12内，与所述栅介质层13相邻，为N⁺掺杂；体区16和体区18，形成在所述掺杂阱12内，为P⁺掺杂。

图1中包括了2个对称的沟槽式MOS器件，具体的，半导体基底10、外延层11、掺杂阱12、源区15、栅介质层13和栅电极14构成了其中一个沟槽式MOS器件，其中半导体基底10作为漏极，源区15作为源极，外延层11和源区15之间与栅介质层13相邻的掺杂阱12的部分作为沟道区，体区16与掺杂阱12的掺杂类型相同，用作体电极；半导体基底10、掺杂阱12、源区17、栅介质层13和栅电极14构成了另一个沟槽式MOS，其中半导体基底10作为漏极，源区17作为源极，外延层11和源区17之间与栅介质层13相邻的掺杂阱12的部分作为沟道区，体区18与掺杂阱12的掺杂类型相同，用作体电极。由于外延层11以及栅介质层13的形状呈“U”形，因而该类沟槽式MOS器件又称为UMOS晶体管。

图2示出了图1所示的沟槽式MOS器件的栅极漏电流-栅极电压曲线，随着栅极电压的不断增大，在软击穿点(soft breakdown)A之前，栅极漏电流较小，不随栅极电压的增大而改变；在软击穿点A和硬击穿点(hard breakdown)B之间，栅极漏电流随着栅极电压的增大而缓慢增大；在硬击穿点B之后，栅电容被击穿，栅极漏电流迅速增大。

理论上而言，对于同一批次下生产，即在特定工艺条件下生产的多个沟槽式MOS器件，其期望的栅极漏电流-栅极电压曲线应该是比较稳定的，各个器件之间的偏差较小，但是在实际生产中，沟槽的刻蚀过程、栅介质层的形成过程都会造成器件的栅极漏电流-栅极电压曲线的波动和改变，因此，现有技术通常利用栅极漏电流-栅极电压曲线来进行工艺监控(process monitor)。

仍然参考图2，现有技术的工艺监控过程中并不会对每个器件都绘制出栅极漏电流-栅极电压曲线，而是在确定期望曲线之后在其中仅选取一个或两个点进行监控。例如：选取软击穿点A之前的监控点C，在待监控的器件的栅极施加监控点C对应的栅极电压(图2中约为15V)，检测其相应的栅极漏电流，监控各个器件在该栅极电压下的栅极漏电流是否稳定；或者选取硬击穿点B之后的监控点D，在待监控的器件的栅极施加监控点D对应的栅极漏电流(图2中约为1mA)，检测其相应的栅极电压，监控各个器件在该栅极漏电流下对应的栅极电压是否稳定。

但是，现有技术在工艺监控过程中，选取的监控点往往是在软击穿点A之前，即施加在栅极上的检测电压小于软击穿点A对应的栅极电压，其对应的栅极漏电流的变化范围本身就很小，因而无法检测出个别器件的工艺偏移导致的栅极漏电流-栅极电压曲线的偏移问题，工艺监控的效果较差；另外，现有技术还往往将监控点选取在硬击穿点B之后，即施加在栅极上的检测电流大于硬击穿点B对应的栅极漏电流，其对应的栅极电压的变化范围也很小，也无法检测出器件的工艺偏移导致的栅极漏电流-栅极电压曲线的偏移问题。

发明内容