[发明专利]用于高电压场效应晶体管的栅蚀刻工艺

说明书

本申请是申请日为2007年10月8日、申请号为200710162230.8、题为“用于高电压场效应晶体管的栅蚀刻工艺”的发明专利申请的分案申请。

技术领域

本发明涉及用于制作高电压场效应晶体管的半导体工艺。

背景技术

高电压场效应晶体管(HVFET)在半导体领域中是公知的。许多HVFET采用包括延伸漏极区(extended drain region)的器件结构，该延伸漏极区在器件处于“截止”状态时支持或阻挡所施加的高电压(例如，几百伏特)。在常规的垂直HVFET结构中，半导体材料平台(mesa)形成在导通状态下用于电流流动的该延伸漏极或漂移区。沟槽栅极结构形成于基板顶部附近，邻近设置体区的该平台的侧壁区。施加适当的电压电势至栅极导致沿体区的垂直侧壁部分形成导电通道，使得电流会垂直地流过该半导体材料，即，从设置源极区的基板顶面向下至漏极区所在的基板底部。

发明内容

根据本发明的一个方面，提供了一种栅极蚀刻处理方法，包括：蚀刻第一导电类型的半导体材料以形成第一和第二沟槽，所述第一和第二沟槽限定出具有第一和第二侧壁的平台；形成分别覆盖所述第一和第二侧壁的第一和第二介电层；在掩蔽层中形成第一和第二开口，所述第一和第二开口分别置于在所述平台的相对侧上的第一和第二介电区域上，所述掩蔽层具有在所述第一和第二开口之间的覆盖所述平台的部分，所述部分交叠与所述平台顶面一致的所述第一和第二侧壁的每个边缘并超出所述每个边缘一段距离；通过相应的第一和第二开口来各向异性地蚀刻所述第一和第二介电区域，以创建第一和第二栅极沟槽；各向同性地蚀刻所述第一和第二栅极沟槽中的所述第一和第二介电区域，以除去所述第一和第二侧壁部分；在所述第一和第二介电区域的各向同性蚀刻之后，在所述平台的所述第一和第二侧壁的每个上热形成栅极氧化物；以及在所述第一和第二栅极沟槽中分别形成第一和第二栅极构件，所述第一和第二栅极构件包括多晶硅并且通过所述栅极氧化物分别与所述第一和第二侧壁绝缘。

根据本发明的另一个方面，提供了一种栅极蚀刻处理方法，包括：通过掩蔽层的第一和第二开口等离子体蚀刻第一和第二氧化物区域以创建第一和第二沟槽，所述第一和第二沟槽位于半导体材料的平台的相对侧，所述等离子体蚀刻留下覆盖所述平台的所述第一和第二侧壁的每个侧壁的氧化物层；利用蚀刻剂蚀刻所述第一和第二沟槽中的所述第一和第二氧化物区域，以去除所述氧化物层，所述蚀刻剂相对于所述半导体材料具有选择性，使得所述第一和第二侧壁的半导体材料不被破坏；以及在所述平台的所述第一和第二侧壁上热生长栅极氧化物。

根据本发明的另一个方面，提供了一种栅极蚀刻处理方法，包括：通过掩蔽层的第一和第二开口，利用第一蚀刻剂蚀刻第一和第二介电区域以创建分别邻近半导体材料的平台的第一和第二侧壁布置的第一和第二沟槽，留下所述第一和第二介电区域的分别覆盖所述平台的所述第一和第二侧壁的第一和第二部分，结果所述平台包括场效应晶体管的延伸漏极区；以及利用第二蚀刻剂蚀刻所述第一和第二介电区域的所述第一和第二部分，以暴露所述第一和第二侧壁。

根据本发明的另一个方面，提供了一种场效应晶体管器件结构，包括：在第一氧化物区域中形成的第一栅极沟槽，所述第一氧化物区域填充了被蚀刻进外延硅材料层的第一垂直沟槽，在第二氧化物区域中形成的第二栅极沟槽，所述第二氧化物区域填充了被蚀刻进所述外延硅材料层的第二垂直沟槽，所述第一和第二垂直沟槽限定出在所述第一和第二垂直沟槽之间的所述硅材料层的平台，每个栅极沟槽掺杂多晶硅或其他适合材料填充以形成栅极构件，所述栅极构件邻近所述外延硅材料层的平台布置，并且通过在所述平台的侧壁上热生长的高质量栅极氧化物而与所述平台绝缘。

附图说明

在附图的图示中示例性地而非限制性地说明本发明，附图中：

图1A说明在制作工艺中在基板上形成外延层的初始步骤之后的垂直HVFET的示例性截面图。

图1B说明在形成硅平台的垂直沟槽蚀刻之后的图1A的示例性器件结构。

图1C说明在平台侧壁上形成介电层和使用多晶硅填充沟槽剩余部分之后图1B的示例性器件结构。

图1D说明掩蔽硅基板顶面之后图1C的示例性器件结构。

图1E说明形成栅极沟槽之后图1D的示例性器件结构。

图1F说明除去栅极沟槽中覆盖平台侧壁的氧化物之后图1E的示例性器件结构。

图1G说明除去掩蔽层、形成平台侧壁的薄栅极氧化物并且随后填充栅极沟槽之后图1F的示例性器件结构。