[发明专利]形成多晶硅电阻装置的方法以及半导体装置

说明书

技术领域

本发明涉及一种半导体装置及其形成方法，尤其涉及一种多晶硅电阻装置及其形成方法。

背景技术

多晶硅电阻已广泛应用在集成电路(IC)的设计。同样地，由于技术节点的缩小，故以高介电常数(high k)介电材料及金属来形成半导体装置的栅极堆叠，其例如为金属氧化物半导体场效应晶体管(MOSFET)。然而，在将多晶硅电阻与金属氧化物半导体场效应晶体管的金属栅极结合在单一集成电路晶片上时，却存在有许多的问题。一种解决方法为在形成多晶硅电阻时利用虚设栅极(dummy gate)。而后利用栅极取代工艺以移除虚设栅极。然而，蚀刻工艺可损坏或凹陷已形成的多晶硅电阻，而导致多晶硅电阻与原本设计的目标电阻有偏差，且造成其他问题。解决此问题的方法为在沉积虚设栅极的同时沉积多晶硅电阻，且在进行源极/漏极区注入时及/或在形成虚设栅极的取代时，以硬掩模覆盖多晶硅电阻。然而，这需要额外的硬掩模沉积，因而增加制造工艺的复杂性及花费。因此，需要改进的多晶硅电阻结构及其制造方法以解决上述问题。

发明内容

为了解决现有技术的问题，在一实施例中，本发明提供在半导体装置上的多晶电阻(poly resistor)及其制造方法。在一实施例中，一种形成多晶硅电阻装置的方法包括：借由提供具有第一区及第二区的基板而形成多晶硅电阻装置。在基板的第一区中形成虚设栅极堆叠(dummy gate stack)，其中虚设栅极堆叠具有虚设栅极堆叠厚度延伸至基板上。在基板的第二区形成多晶硅电阻，其中多晶硅电阻具有多晶硅电阻厚度延伸至基板上一段距离，此距离小于虚设栅极堆叠的厚度。在基板的第一区中注入掺质，因而在基板的第一区中形成源极区/漏极区。也在多晶硅电阻中注入掺质。在基板的虚设栅极堆叠及多晶硅电阻上形成层间介电层。使层间介电层平坦化，因而暴露出虚设栅极堆叠，并在多晶硅电阻上留下部分的层间介电层(inter-layer dielectric，ILD)。以高介电常数(high k)的金属栅极取代虚设栅极堆叠，并在其过程中以多晶硅电阻上的层间介电层作为掩模，以保护多晶硅电阻。

一种半导体装置，包括：一基板，具有一第一区及一第二区；一栅极堆叠，形成在该第一区中该基板上；一间隙物层，形成在该第一区中邻近该栅极堆叠的侧边以及该第二区中该基板上；一多晶硅电阻，形成在该第二区中该间隙物层上；一掺质，注入于该第一区的该基板内，而在该基板的该第一区内形成一源极/漏极区，该掺质也注入于该第二区的该多晶硅电阻内；以及一平坦化层间介电层，形成在该栅极堆叠的侧边及邻近该多晶硅电阻的该基板上。

本发明可降低制造工艺的复杂性及花费。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附附图，作详细说明如下：

附图说明

图1为根据本发明数个不同实施例，说明制造具有金属栅极堆叠及多晶硅电阻的半导体装置的方法的流程图。

图2-图7为根据本发明数个不同实施例，在一实施例中具有金属栅极堆叠、多晶硅电阻的半导体结构在各制造阶段的剖面图。。

图8显示电流可如何流经多接点(multi-contact)多晶电阻装置。

其中，附图标记说明如下：

100～方法

200～半导体结构

102、104、106、108、110、112、114～步骤

202～基板

208～浅沟槽隔离元件

214～浅掺杂源极及漏极区

230～栅极堆叠

204、206～区

218～界面层

220～介电材料层

222～硅层

224～硬掩模层

234～间隙物层

226～电阻

232～注入工艺

240～源极/漏极区

228、242～层间介电层

250～金属栅极

252～硅化物

254～接点

260～路线

具体实施方式