[发明专利]区段传输信号电路

说明书

技术领域

本发明涉及一种区段传输信号电路，特别是涉及一种在并列总线中以不同位次序的区段传输并列数据以改善并列数据传输特性的区段传输信号电路。

背景技术

各种可以储存、控制、处理及/或驱动电子信号的信号电路，已成为现代信息社会最重要的硬件基础。信号电路形成于芯片/晶粒内，被封装为集成电路。

在信号电路中，会以总线来传输数据。例如说，信号电路中有一前侧电路提供输入并列数据，并由一后侧电路将其驱动输出；为使后侧电路能接收到前侧电路提供的输入并列数据，前侧电路可经由一并列的总线将输入并列数据传输至后侧电路。

在某些应用中，后侧电路要由许多输出端驱动输出，故后侧电路的布局长度较长，连带地，总线的长度也要随之延长。譬如说，在显示面板驱动的应用中，源极驱动芯片就会呈现长矩形布局，其内部的信号电路也必须使用较长的总线来传输数据。

发明内容

并列总线中设有多条平行并列的数据线，分别传输并列数据中的一个位。不过，各平行数据线间会有电容性的互耦；两数据线间的距离越近，互耦程度越大，故总线中的两相邻数据线具有强烈的互耦。两数据线间的互耦会影响两数据线上的数据传输特性：数据线上的单位电阻与电容性互耦会形成电阻电容(RC)网络，导致信号传输的延迟。

再者，两数据线的互耦也会影响数据传输的转换(transition)速度与转换时间，例如上升时间与下降时间。若两数据线上传输的位发生同相转换(皆由第一位准转换为第二位准)，则转换时间会因互耦加乘而缩短。反之，若两数据线上传输的位为反相转换(其中一数据线由第一位准转换为第二位准，另一数据线由第二位准转换为第一位准)，则转换时间会因互耦的相抵而延长。

由于互耦对转换时间的影响，在不同数据线上的位就无法拥有相互匹配的传输特性，连带影响并列数据的传输。举例而言，假设总线中某一第一数据线与第二数据线的位较常发生同相转换，第三数据线与第四数据线的位较常发生反相转换，则在第一数据线与第二数据线上传输的位会具有较佳的传输特性(例如，具有较佳的设定时间与维持时间，set-up time/holdtime)，第三数据线与第四数据线所传输的位则传输特性较差。此传输特性上的差异会使接收并列信号的后侧电路难以用一致的标准来接收各数据线上的位。

随着总线的长度增长，并列数据的位速率加快，数据线互耦的影响也会更加严重。

为克服上述问题，本发明的目的之一是提供一种区段传输的信号电路，在一种具体实施方式中，这种区段传输的信号电路包括总线，包含：复数个区段，各区段传输一对应的并列数据，且不同区段对应的并列数据具有不同的位次序。

在该具体实施方式中，根据本发明所述的区段传输信号电路，还包含：前侧电路，耦接所述总线，向所述总线提供一输入并列数据；以及后侧电路，耦接所述区段，由所述区段接收所述输入并列数据。

本发明的目的之一是提供一种区段传输的信号电路，包括前侧电路、总线与后侧电路。总线中有复数个区段，各区段传输一对应的并列数据，且不同区段对应的并列数据具有不同的位次序。

总线的各区段包含预设数目条数据线分段，分别传输一位的数据。前侧电路耦接总线，向总线提供一输入并列数据；后侧电路耦接这些区段，由这些区段接收该输入并列数据。

在一实施例中，总线的区段间还设有至少一交换电路，各交换电路耦接于两对应区段之间，为其中一对应区段的并列数据进行位次序交换，以形成另一该对应区段的该并列数据。例如，各区段中的数据线分段可以分别对应一次序；而各交换电路就是将一区段中对应第一次序的数据线分段耦接至另一区段中对应第二次序的数据线分段。其中，第一次序与第二次序相异，以使不同区段传输的并列数据具有不同的位次序。这些区段可以形成于同一导体层。

优选地，在该区段传输信号电路中，所述输入并列数据是多位的像素色彩数据。

在各区段中改变位次序可在各区段中调节两相邻数据线分段上发生同相转换与反相转换的相关程度。在某一区段中，传输某一给定位的数据线分段可能会相邻于一个较常发生反相转换的另一数据线分段；但由于不同区段间的位次序改变，在次一区段内传输该给定位的数据线分段就会相邻于一个较常发生同相转换的数据线分段。因此，在传输并列数据中的各位时，各位遭遇同相转换与反相转换的程度就会被打散，使各位的传输特性能趋于一致。