[发明专利]在沟道与漏极区之间包括掺杂区的电子器件及其形成方法

说明书

技术领域

本公开涉及电子器件和形成电子器件的方法，并且更具体地说，涉及在沟道区与漏极区之间包括掺杂区的电子器件及其形成方法。

背景技术

金属氧化物半导体场效应晶体管(MOSFET)是普通类型的功率切换器件。MOSFET包括：源极区、漏极区、在源极区与漏极区之间延伸的沟道区、以及靠近沟道区设置的栅极结构。该栅极结构包括栅电极层，该栅电极层靠近沟道区设置，并且通过薄电介质层与沟道区分离。

当MOSFET处于接通状态时，将电压施加至栅极结构，以在源极区与漏极区之间形成导电沟道区，这允许电流流过该器件。在关断状态下，施加至栅极结构的任何电压都足够低，使得没有显著电流流过晶体管的沟道。在关断状态期间，该器件应当支持源极区与漏极区之间的高电压。

在特定的应用中，可以使用一对功率晶体管，以允许在两个不同的电压之间切换输出。该输出可以连接至高压侧功率晶体管(high-sidetransistor)的源极并连接至低压侧功率晶体管(low-side transistor)的漏极。当高压侧功率晶体管激活时，输出将处于与高压侧功率晶体管的漏极上的电压相对应的电压，而当低压侧功率晶体管激活时，输出将处于与低压侧功率晶体管的源极相对应的电压。在特定的实际实施例中，高压侧功率晶体管和低压侧功率晶体管典型地为在通过接合导线或其它类似互连部彼此互连的分离的管芯(die)上的分立晶体管。互连部增加了电子器件(包括高压侧和低压侧功率晶体管)的寄生特性，这是不希望的。

附图说明

通过示例的方式例示了实施例，并且实施例并不限制于附图中。

图1包括电子器件的一部分的电路图。

图2包括工件的一部分的例示截面图，该工件包括埋入导电区、埋入绝缘层、以及半导体层。

图3包括图2的工件在形成焊盘层、停止层以及将沟槽蚀刻到工件中之后的例示截面图。

图4包括图3的工件在将垂直导电结构形成在沟槽内之后的例示截面图。

图5包括图4的工件在将导电插头形成在垂直导电结构上之后的例示截面图。

图6和7包括图5的工件在将注入物屏蔽(implant screen)层、水平取向掺杂区以及漏极区形成在该工件的形成有高压侧和低压侧功率晶体管的部分内之后的例示截面图。

图8包括图6和7的工件在形成绝缘部件之后的例示截面图。

图9包括图8的工件在形成构图导电层之后的例示截面图。

图10包括图9的工件在形成绝缘部件并且从构图导电层形成导电电极之后的例示截面图。

图11包括图10的工件在形成牺牲间隔体和牺牲部件之后的例示截面图。

图12包括图11的工件在去除了牺牲间隔体之后的注入步骤期间的例示截面图。

图13包括图12的工件在去除牺牲部件并且形成绝缘间隔体之后的例示截面图。

图14包括图13的工件在形成沟道区和深主体掺杂区之后的例示截面图。

图15包括图14的工件在形成栅电极、源极扩展区以及主体区之后的例示截面图。

图16包括该工件在图15所标注的位置处的例示放大图。

图17包括图15的工件在形成间隔体和重掺杂源极区之后的例示截面图。

图18包括该工件在图17所标注的位置处的例示放大图。

图19包括图17的工件在形成另一组间隔体、蚀刻重掺杂源极区的多个部分以及形成重掺杂主体接触区之后的例示截面图。

图20包括该工件在图19所标注的位置处的例示放大图。

图21包括图19的工件在形成硅化物部件之后的例示截面图。

图22和23包括图21的工件在形成高压侧和低压侧晶体管的晶体管结构的第一级互连部之后的例示截面图。

图24包括图14的工件的放大部分的例示截面图，以例示因注入物散乱(implant straggle)而造成的可能的掺杂轮廓。

本领域技术人员清楚图中部件出于简化和清楚目的而例示，并且不必按比例绘制。例如，图中一些部件的尺寸可以相对于其它部件放大，以帮助提高对本发明实施例的理解。

具体实施方式

结合附图提供以下描述，以帮助理解在此公开的教导。以下讨论聚焦在本教导的特定实现例和实施例上。提供这种聚焦以帮助对本教导的描述，而不应被解释为对本教导的范围或可应用性的限制。然而，可以基于本申请中公开的教导来使用其它实施例。