[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及半导体器件的制造方法，更具体地说，涉及利用负型间隔物图案化方法制造半导体器件的方法。

背景技术

目前，大多数电子装置都包括半导体器件。半导体器件包括例如晶体管、电阻器和电容器等电子元件。这些电子元件被集成到半导体基板上并被设计为执行电子装置的部分功能。例如，诸如计算机和数码相机等电子装置包括用于存储信息的存储芯片以及用于控制信息的处理芯片。存储芯片和处理芯片包括集成到半导体基板上的电子元件。

为了满足消费者对优性能和低成本的要求，需要增大半导体器件的集成度。集成度的这种增大使得设计规则减小，从而造成半导体器件的图案持续缩小。虽然芯片总面积与存储容量的增大成比例地增大，但是随着半导体器件变为超小型化和高集成化，实际形成有半导体器件图案的单位单元(cell，又称为晶胞)面积减小。相应地，因为需要在有限的单位单元面积内形成数量更多的图案来获得期望的存储容量，因此需要形成临界尺寸尺度缩小的微观(精细)图案。

然而，使半导体器件的集成度提高所需的用于实现精细图案的曝光装置不能满足相关技术的快速发展。具体地说，用于对光阻剂(photoresist，又称为光刻胶或光致抗蚀剂)膜执行曝光和显影工序的常规曝光装置在曝光装置的分辨率能力方面具有极限。

用于形成这种精细图案的代表方法是双图案化技术(DPT)。DPT可以分为双曝光蚀刻技术(DE2T)和利用间隔物的间隔物图案化技术(SPT)。DE2T形成以与预定临界尺寸对应的第一距离间隔开的第一图案，并且将第一图案之间的第二图案曝光以使第一图案和第二图案间隔开预定临界尺寸的一半。

间隔物图案化技术(SPT)可以分为正型间隔物图案化技术和负型图案化技术。通常使用正型间隔物图案化技术将30nm级半导体器件图案化。

例如，已经使用常规单图案化方法形成40nm级器件隔离膜，并且已经使用间隔物图案化技术形成30nm等级6F2器件隔离膜。然而，当将常规正型间隔物图案化技术应用于20nm级6F2器件隔离膜来形成有源区时，会产生多种问题，例如器件隔离膜的崩塌、有源区的不足和图案化裕量的减小。

因此，20nm级6F2器件隔离膜必须形成为线型而不是岛型，并且使用埋入式栅极来实现单元隔离。更具体地说，除了用作有效单元栅极的两个埋入式栅极之外，还需要另两个埋入式栅极来进行单元隔离。

当形成线型器件隔离膜时，需要将埋入式隔离栅极彼此互连，并且需要在用于操作的栅极线的端部形成相连的垫部。然而，在常规正型间隔物图案化技术中难以达到上述要求。

发明内容

本发明的各个实施例旨在提供基本上消除由现有技术的限制和缺点造成的一个或多个问题的半导体器件的制造方法。

本发明的目的在于提供能解决现有技术问题的半导体器件的制造方法。根据现有技术，当使用用于实现高集成度半导体器件的线型器件隔离膜时，难以利用正型间隔物图案化方法来实现6F2结构需要的图案。

根据本发明的一个方面，一种半导体器件的制造方法包括：在半导体基板上形成分隔线图案，并且形成与所述分隔线图案的端部连接的分隔垫图案；在所述分隔线图案和所述分隔垫图案的侧壁上形成间隔物绝缘层；在所述间隔物绝缘层之间形成间隙填充层；形成第一切割掩摸图案以使所述分隔线图案与所述分隔垫图案之间的连接部分露出；使用所述第一切割掩摸图案作为掩摸移除与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层；形成包括第一图案和第二图案的第二切割掩摸图案，其中，所述第一图案与被所述第一切割掩摸图案露出的区域相邻并覆盖所述间隙填充层、与所述间隙填充层相邻的所述间隔物绝缘层、和与所述间隔物绝缘层相邻的所述分隔线图案的一部分，并且所述第二图案覆盖所述分隔线图案、与所述分隔线图案相邻的所述间隔物绝缘层、和与所述间隔物绝缘层相邻的所述间隙填充层的一部分；以及使用所述第二切割掩摸图案作为掩摸移除所述间隔物绝缘层以在所述半导体基板中形成栅极沟槽。

所述方法还可以包括：在形成所述分隔线图案和所述分隔垫图案之前，在所述半导体基板上形成绝缘膜。

在形成所述分隔线图案和所述分隔垫图案的过程中，可以对所述绝缘膜的上部进行部分蚀刻来形成绝缘图案。

使用所述第一切割掩摸图案作为掩摸来移除所述间隔物绝缘层以及与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层的步骤利用所述分隔线图案或所述间隙填充层与所述间隔物绝缘层之间的蚀刻选择率差异而不移除所述间隔物绝缘层。

所述方法还可以包括：在形成所述第二切割掩摸图案之后，形成SOC膜和硬掩摸层。